[发明专利]嵌入式设备以及程序更新方法有效
申请号: | 201710126476.3 | 申请日: | 2017-03-01 |
公开(公告)号: | CN107145362B | 公开(公告)日: | 2021-08-06 |
发明(设计)人: | 谷本匡亮;萩原今朝巳;森田直幸 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | G06F8/658 | 分类号: | G06F8/658 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及嵌入式设备以及程序更新方法。本发明的目的是,在不使用更新前程序和更新差分程序来重建程序的情况下,进行程序更新处理。所述嵌入式设备具有:非易失性存储器,其具有多个层面,能够独立地从/向该多个层面读取/写入数据;以及地址转换器,其通过使用地址转换表来进行地址转换。当通过由CPU解码指令获得的地址是与默认程序中的改变部分相对应的地址时,地址转换器将该地址转换为在其中配置差分程序的地址。 | ||
搜索关键词: | 嵌入式 设备 以及 程序 更新 方法 | ||
【主权项】:
一种嵌入式设备,包括:网络输入/输出单元,所述网络输入/输出单元经由网络来接收更新信息;第一非易失性存储器,所述第一非易失性存储器具有多个层面,数据能够被独立地从/向所述多个层面读取/写入;CPU,所述CPU执行被配置在所述第一非易失性存储器中的程序;以及第一地址转换器,所述第一地址转换器通过使用在由所述网络输入/输出单元接收到的更新信息中所包含的地址转换表来进行地址转换,其中,在所述第一非易失性存储器中,默认程序被配置在第一层面中,并且在由所述网络输入/输出单元接收到的更新信息中所包含的、相对于所述默认程序的差分程序被配置在第二层面中,其中,当通过由所述CPU对指令进行解码而获得的地址是与所述默认程序中的变更部分相对应的地址时,所述第一地址转换器将所述地址转换为在其中配置所述差分程序的地址,以及其中,所述CPU根据由所述第一地址转换器转换的地址,来执行所述差分程序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710126476.3/,转载请声明来源钻瓜专利网。