[发明专利]半导体结构及其形成方法有效
| 申请号： | 201710131234.3 | 申请日： | 2017-03-07 |
| 公开（公告）号： | CN108573927B | 公开（公告）日： | 2020-07-10 |
| 发明（设计）人： | 周飞 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | H01L21/8244 | 分类号： | H01L21/8244;H01L21/28;H01L21/762;H01L27/11;H01L29/423 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 徐文欣;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底包括第一区、第二区和第三区，所述第三区位于所述第一区和第二区之间；形成从第一区延伸到第二区的伪栅结构，所述伪栅结构贯穿所述第三区；分别在所述第一区伪栅结构两侧的基底内形成第一源漏掺杂区；分别在所述第二区伪栅结构两侧的基底内形成第二源漏掺杂区；形成所述第一源漏掺杂区和第二源漏掺杂区之后，形成贯穿所述伪栅结构的介质开口，所述介质开口暴露出所述第三区的基底；在所述介质开口内形成层间介质层，所述层间介质层的顶部表面与伪栅结构的顶部表面齐平。所述方法能够降低在介质开口内形成层间介质层的难度。 | ||
| 搜索关键词： | 半导体 结构 及其 形成 方法 | ||
【主权项】：
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区、第二区和第三区，所述第三区位于所述第一区和第二区之间；形成从第一区延伸至第二区的伪栅结构，所述伪栅结构贯穿所述第三区；分别在所述第一区伪栅结构两侧的基底内形成第一源漏掺杂区；分别在所述第二区伪栅结构两侧的基底内形成第二源漏掺杂区；形成所述第一源漏掺杂区和第二源漏掺杂区之后，形成贯穿所述伪栅结构的介质开口，所述介质开口暴露出第三区的基底；在所述介质开口内形成层间介质层，所述层间介质层的顶部表面与伪栅结构的顶部表面齐平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710131234.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
