[发明专利]存储器及其制备方法有效

专利信息
申请号: 201710131696.5 申请日: 2017-03-07
公开(公告)号: CN107068683B 公开(公告)日: 2018-07-20
发明(设计)人: 不公告发明人 申请(专利权)人: 睿力集成电路有限公司
主分类号: H01L27/105 分类号: H01L27/105;H01L29/06
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 智云
地址: 230000 安徽省合肥市*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种存储器及其制备方法,所述制备方法包括:在用于形成位线接触的位线接触区的半导体衬底中形成一掺杂区,在用于形成外围晶体管的外围电路有源区的半导体衬底上形成一外围闸极介电层,所述掺杂区和所述外围闸极介电层的形成工艺相互结合;在位线接触区的半导体衬底上形成一与所述掺杂区接触的位线接触,在所述外围闸极介电层上形成一外围闸极电极层,所述位线接触与所述外围闸极电极层形成在不同的区域中,两者并没有接触,同时在对应的存储器电路中也没有直接连接,并且,所述位线接触和所述外围闸极电极层通过同一工艺步骤形成。即,本发明中的存储器的制备方法,其制备工艺更为简单,有效节省了工艺流程,节省制备成本;同时,还可有效改善所形成的存储器的漏电流现象,提高存储器的性能。
搜索关键词: 存储器 及其 制备 方法
【主权项】:
1.一种存储器的制备方法,其特征在于,包括:提供一半导体衬底,所述半导体衬底上定义有一用于形成存储单元阵列的第一区域和一用于形成外围电路的第二区域,所述第二区域位于所述第一区域的外围,所述第一区域中具有多个用于形成位线接触的位线接触区,所述第二区域中具有多个用于形成外围晶体管的外围电路有源区;在所述位线接触区的半导体衬底中形成一第一导电类型的掺杂区,在所述外围电路有源区的半导体衬底上形成外围晶体管的外围闸极介电层,所述第一区域的所述半导体衬底中还形成有第二导电类型的存储阱区,所述第一导电类型的掺杂区形成在所述存储阱区中,用于构成第一导电类型的存储晶体管在所述第一区域中;形成第一导电类型的第一阱区和第二导电类型的第二阱区在所述第二区域的所述半导体衬底中,所述第一导电类型的第一阱区用于形成所述第二导电类型的外围晶体管,所述第二导电类型的第二阱区用于形成第一导电类型的外围晶体管;并且,所述第一区域中位于边缘的所述第二导电类型的存储阱区与所述第二导电类型的第二阱区之间间隔有所述第一导电类型的所述第一阱区;以及在所述位线接触区的半导体衬底上形成一与所述掺杂区接触的位线接触,与所述掺杂区接触的位线接触中掺杂有第一导电类型的离子,在所述外围晶体管的外围闸极介电层上形成一外围闸极电极层,所述位线接触和所述外围闸极电极层通过同一工艺步骤形成;其中,多个所述外围电路有源区上相应的形成多个所述外围晶体管,多个所述外围晶体管中包括第一导电类型的外围晶体管和第二导电类型的外围晶体管,所述第二导电类型和所述第一导电类型为相反的导电类型,并且所述第一导电类型的外围晶体管与所述第一区域之间间隔有所述第二导电类型的外围晶体管。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710131696.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top