[发明专利]半导体存储装置以及其制作方法有效

申请号：	201710137051.2	申请日：	2017-03-09
公开（公告）号：	CN108573926B	公开（公告）日：	2020-01-21
发明（设计）人：	王嫈乔;冯立伟;何建廷;吕文杰;刘立伟	申请（专利权）人：	联华电子股份有限公司;福建省晋华集成电路有限公司
主分类号：	H01L21/8242	分类号：	H01L21/8242;H01L27/108
代理公司：	11105 北京市柳沈律师事务所	代理人：	陈小雯
地址：	中国台***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明公开一种半导体存储装置以及其制作方法，该制作方法包括下列步骤。在半导体基底上形成多个位线结构与存储节点接触。在各位线结构的侧壁上形成第一间隙壁。形成导电层覆盖位线结构、第一间隙壁与存储节点接触。对导电层进行第一图案化制作工艺，用以形成多个条状接触结构，各条状接触结构沿第一方向延伸且对应多个存储节点接触。位于各位线结构于第二方向上的第一侧的第一间隙壁被第一图案化制作工艺暴露出，而各位线结构于第二方向上的第二侧的第一间隙壁被条状接触结构覆盖。将被第一图案化制作工艺暴露出的第一间隙壁移除而形成多个第一空气间隙壁。
搜索关键词：	间隙壁线结构存储节点接触接触结构制作工艺图案化半导体存储装置制作半导体基底导电层覆盖间隙壁移除方向延伸空气间隙位线结构导电层暴露个位侧壁覆盖
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种半导体存储装置的制作方法，包括：/n提供一半导体基底；/n在该半导体基底上形成多个位线结构，其中各该位线结构沿一第一方向延伸；/n在各该位线结构的侧壁上形成一第一间隙壁；/n在该半导体基底上形成多个存储节点接触；/n形成一导电层覆盖该多个位线结构、该第一间隙壁以及该多个存储节点接触；/n对该导电层进行一第一图案化制作工艺，用以形成多个条状接触结构，其中各该条状接触结构沿该第一方向延伸且对应多个该存储节点接触，位于各该位线结构于一第二方向上的一第一侧的该第一间隙壁被该第一图案化制作工艺暴露出，而位于各该位线结构于该第二方向上与该第一侧相对的一第二侧的该第一间隙壁被该多个条状接触结构覆盖；以及/n将被该第一图案化制作工艺暴露出的该第一间隙壁移除而形成多个第一空气间隙壁；以及/n在该多个第一空气间隙壁形成之后，对该多个条状接触结构进行一第二图案化制作工艺，用以形成多个存储节点接触垫，其中该多个存储节点接触垫中的一个对应一个该存储节点接触，且各该存储节点接触垫与对应的该存储节点接触电连接，/n其中该第一方向为该多个位线结构的延伸方向，该第二方向为该多个位线结构的排列方向。/n

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201710137051.2/，转载请声明来源钻瓜专利网。

同类专利

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]半导体存储装置以及其制作方法有效

专利文献下载