[发明专利]一种带符号控制端的加减法通用电路有效
| 申请号： | 201710171105.7 | 申请日： | 2017-03-21 |
| 公开（公告）号： | CN106990936B | 公开（公告）日： | 2020-08-28 |
| 发明（设计）人： | 赵重阳;雷绍充;李春泉;张云龙 | 申请（专利权）人： | 西安交通大学 |
| 主分类号： | G06F7/50 | 分类号： | G06F7/50 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 陆万寿 |
| 地址： | 710049 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种带符号控制端的加减法通用电路，包括m位级联的全减器单元FM，每个全减器单元FM的输入信号包括作为被减数或被加数的信号A以及作为减数或加数的信号B，信号B与符号位控制信号Cr进行异或运算，并连接至全减器单元FM的减数或加数输入端；所述每个全减器单元FM的输出信号包括运算结果信号S，符号位控制信号Cr连接至第一级全减器单元FM的低位借位输入端，最高一级的借位输出信号为信号Cout；当所述的符号位控制信号Cr取0时，整个电路进行的是减法运算；当所述的符号位控制信号Cr取1时，整个电路进行的是加法运算。所述的m为正整数。本发明能够同时控制实现m位的加减法运算，从而减少了逻辑门个数，减小了电路面积。 | ||
| 搜索关键词： | 一种 符号 控制 加减法 通用 电路 | ||
【主权项】：
一种带符号控制端的加减法通用电路，其特征在于：包括m位级联的全减器单元FM，每个全减器单元FM的输入信号包括作为被减数或被加数的信号A以及作为减数或加数的信号B，所述的信号B与符号位控制信号Cr进行异或运算，并连接至全减器单元FM的减数或加数输入端；所述每个全减器单元FM的输出信号包括运算结果信号S，所述的符号位控制信号Cr连接至第一级全减器单元FM的低位借位输入端，最高一级的借位输出信号为信号Cout；当所述的符号位控制信号Cr取0时，整个电路进行的是减法运算；当所述的符号位控制信号Cr取1时，整个电路进行的是加法运算；所述的m为正整数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安交通大学，未经西安交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710171105.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种音频播放方法及移动终端
- 下一篇：一种浮点数处理装置和处理方法
