[发明专利]用于建立FPGA网表的方法有效
| 申请号： | 201710171544.8 | 申请日： | 2017-03-22 |
| 公开（公告）号： | CN107357948B | 公开（公告）日： | 2023-04-07 |
| 发明（设计）人： | H·卡尔特;D·卢贝雷 | 申请（专利权）人： | 德斯拜思有限公司 |
| 主分类号： | G06F30/327 | 分类号： | G06F30/327;G06F30/331 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 刘盈 |
| 地址： | 德国帕*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于建立FPGA网表的方法，其中，网表从FPGA源代码和至少一个影子寄存器中产生，其中，FPGA源代码定义至少一个功能和至少一个信号，其中，将影子寄存器配设给所述至少一个信号并且将影子寄存器设立和设置用于在运行时存储所配设的信号的值，其中，设置并设立用于在运行时读取所存储的信号值的器件，其中，在FPGA源代码中所定义的功能不通过影子寄存器改变，其中，将网表设置用于加载到FPGA上并且由FPGA执行，其中，所述由FPGA源代码所描述的功能由FPGA执行，其中，设置和设立所述影子寄存器与在FPGA源代码中所描述的功能的在功能上的解耦，其中，在执行所述在FPGA源代码中所描述的功能期间，影子寄存器通过解耦来保留在解耦的时间点上所存储的信号值。 | ||
| 搜索关键词： | 用于 建立 fpga 方法 | ||
【主权项】：
用于建立FPGA网表的方法，其中，网表从FPGA源代码(20)和至少一个影子寄存器(10)中产生，其中，FPGA源代码(20)定义至少一个功能和至少一个信号(30)，其中，将影子寄存器(10)配设给所述至少一个信号(30)并且将影子寄存器设立和设置用于在运行时存储所配设的信号(30)的值，其中，设置并设立用于在运行时读取所存储的信号值的器件，其中，在FPGA源代码(20)中所定义的功能不通过影子寄存器(10)改变，其中，将网表设置用于加载到FPGA上并且由FPGA执行，其中，所述由FPGA源代码(20)所描述的功能由FPGA执行，其特征在于，设置和设立所述影子寄存器(10)与在FPGA源代码(20)中所描述的功能的在功能上的解耦来，其中，在执行所述在FPGA源代码(20)中所描述的功能期间，影子寄存器(10)通过解耦来保留在解耦的时间点上所存储的信号值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德斯拜思有限公司，未经德斯拜思有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710171544.8/，转载请声明来源钻瓜专利网。
