[发明专利]一种差分输出式基准电压源电路

摘要

本发明提供了一种差分输出式基准电压源电路，其包括启动电路，带隙基准核电路，全差分运算放大器，差分输入多路输出跨导。启动电路为差分输出式基准电压源电路提供启动电流。带隙基准核电路主要用于确定电路系统输出的基准电压的数值。全差分运算放大器在电路系统输出端起缓冲器作用，并实现基准电压的差分式输出。差分输入多路输出跨导将输出基准电压加权后转换为电流输出，并偏置带隙基准核电路。本发明实现了基准电压源电路的差分输出，具有较强的抗系统噪声干扰能力。在电源及其它电路模块的噪声干扰环境下，一种差分输出式基准电压源电路工作性能稳定，无信号波动，精确度高，线性调整率及负载调整率良好。

主权项

1.一种差分输出式基准电压源电路，其特征在于，其包括启动电路，带隙基准核电路，全差分运算放大器A1，差分输入多路输出跨导G1；启动电路主要包括MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5、MOS管M6、MOS管M7、MOS管M8、MOS管M9、MOS管M10、电阻R7；MOS管M1的漏极连接电阻R7的下端，电阻R7的上端连接MOS管M3的源极，MOS管M1的栅极连接MOS管M2的栅极，MOS管M1的源极接地；MOS管M2的漏极连接MOS管M3的漏极，MOS管M2的栅极连接MOS管M1的漏极，MOS管M2的源极接地；MOS管M3的源极接1.5V电源VDD，MOS管M3的栅极连接MOS管M3的漏极；MOS管M4的源极连接MOS管M3的源极，MOS管M4的栅极连接MOS管M3的栅极，MOS管M4的漏极连接MOS管M7的源极；MOS管M5的源极连接MOS管M4的源极，MOS管M5的栅极连接MOS管M4的栅极，MOS管M5的漏极连接MOS管M8的源极；MOS管M6的源极连接MOS管M5的源极，MOS管M6的栅极连接MOS管M5的栅极，MOS管M6的漏极连接MOS管M9的栅极；MOS管M7的栅极连接MOS管M8的栅极，MOS管M7的漏极连接全差分运算放大器A1的共模输入端CMi；MOS管M8的栅极连接差分输入多路输出跨导G1的输出端Io1， MOS管M8的漏极连接差分输入多路输出跨导G1的输出端Io2；MOS管M9的漏极连接MOS管M9的栅极，MOS管M9的栅极连接MOS管M10的栅极， MOS管M9的源极接地；MOS管M10的漏极连接MOS管M8的栅极，MOS管M10的源极接地；带隙基准核电路主要包括电阻R1，电阻R2，电阻R3，电阻R4，电阻R5，晶体管Q1，晶体管Q2；电阻R1的上端连接电阻R2的上端，电阻R1的下端连接晶体管Q1的发射极；电阻R2的上端连接差分输入多路输出跨导G1的输出端Io1，电阻R2的下端连接电阻R3的上端；电阻R3的上端连接全差分运算放大器A1的反相输入端Ni，电阻R3的下端接地；电阻R4上端连接差分输入多路输出跨导G1的输出端Io2，电阻R4的下端连接电阻R5的上端；电阻R5的上端连接全差分运算放大器A1的同相输入端Pi，电阻R5的下端接地，晶体管Q1的基极接地，晶体管Q1的集电极接地；晶体管Q2的发射极连接电阻R4的上端，晶体管Q2的基极接地，晶体管Q2的集电极接地；全差分运算放大器A1包括5个端口，分别为同相输入端Pi，反相输入端Ni，共模输入端CMi，同相输出端Po，反向输出端No；同相输入端Pi连接在电阻R4与电阻R5之间；反相输入端Ni连接在电阻R2与电阻R3之间；共模输入端CMi连接差分输入多路输出跨导G1的输出端Io3，并连接电阻R6的上端；电阻R6的下端接地；同相输出端Po连接差分输入多路输出跨导G1的同相输入端Gp，并输出同相差分基准电压Vop；反向输出端No连接差分输入多路输出跨导G1的反相输入端Gn，并输出反相差分基准电压Voe；差分输入多路输出跨导G1包括5个端口，分别为同相输入端Gp，反相输入端Gn，输出端Io1，输出端Io2，输出端Io3；同相输入端Gp连接全差分运算放大器A1的同相输出端Po；反相输入端Gn连接全差分运算放大器A1的反相输出端No；输出端Io1连接电阻R2的上端；输出端Io3连接电阻R6的上端；输出端Io2连接电阻R4的上端；电源VDD电压值为1.5V；输出基准电压的电压值为320mV；线性调整率为2.9mV/V；负载调整率为0.52mV/mA。