[发明专利]一种基于多重成组延时的物理不可克隆函数电路结构

摘要

本发明公开了一种基于多重成组延时的物理不可克隆函数电路结构，包括多重成组化延时可变源模块、模糊提取器模块和录入复现模块；利用多重成组化延时单元和基于线性码和哈希函数族的模糊提取器，实现稳定性和唯一性强的物理不可克隆函数。

主权项

1.一种基于多重成组延时的物理不可克隆函数电路结构，包括：多重成组化延时可变源模块、模糊提取器模块和录入复现模块，其特征在于：所述多重成组化延时可变源模块包含2N个多重成组化延时可变单元、一个2N选1的选择器和一个延时可变性量化器，根据输入的激励信号得到对应的多重成组化延时可变单元的延时可变性的量化结果，得到源响应；所述模糊提取器模块，包括误差校正模块和冗余压缩模块，所述误差校正模块利用基于线性码的安全草图算法，校正源响应的误差位；所述冗余压缩模块，利用基于线性反馈移位寄存器实现的托普利茨哈希函数族，压缩校正后的源响应的冗余信息，得到最终响应；所述录入复现模块，包括存储器和辅助数据控制器，所述存储器用于存放所述多重成组化延时可变源模块和模糊提取器模块工作过程中的辅助数据；所述辅助数据控制器，控制辅助数据的录入和复现过程，对所述存储器进行写入和读取操作。