[发明专利]SiC双槽UMOSFET器件及其制备方法有效
| 申请号： | 201710210728.0 | 申请日： | 2017-03-31 |
| 公开（公告）号： | CN106876256B | 公开（公告）日： | 2020-05-12 |
| 发明（设计）人： | 汤晓燕;张玉明;陈辉;宋庆文;张艺蒙 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | H01L21/04 | 分类号： | H01L21/04;H01L29/78 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 闫家伟 |
| 地址： | 710000 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种SiC双槽UMOSFET器件的制备方法，其特征在于，包括：选取SiC衬底；在所述SiC衬底连续表面生长漂移层、外延层及源区层；对所述源区层、所述外延层及所述漂移层进行刻蚀形成栅槽；对所述栅槽进行离子注入形成栅介质保护区；对所述源区层、所述外延层及所述漂移层进行刻蚀形成源槽；对所述源槽进行离子注入形成源槽拐角保护区；在所述栅槽内生长栅介质层及栅极层以形成栅极；钝化处理并制备电极以形成所述SiC双槽UMOSFET器件。本发明通过在源极和漂移层及外延层的界面形成肖特基接触，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。 | ||
| 搜索关键词： | sic 双槽 umosfet 器件 及其 制备 方法 | ||
【主权项】：
一种SiC双槽UMOSFET器件的制备方法，其特征在于，包括：步骤1、选取SiC衬底；步骤2、在所述SiC衬底连续表面生长漂移层、外延层及源区层；步骤3、对所述源区层、所述外延层及所述漂移层进行刻蚀形成栅槽；步骤4、对所述栅槽进行离子注入形成栅介质保护区；步骤5、对所述源区层、所述外延层及所述漂移层进行刻蚀形成源槽；步骤6、对所述源槽进行离子注入形成源槽拐角保护区；步骤7、在所述栅槽内生长栅介质层及栅极层以形成栅极；步骤8、钝化处理并制备电极以形成所述SiC双槽UMOSFET器件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710210728.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
