[发明专利]一种可编程逻辑控制器件及其高速信号接收方法

摘要

本发明公开了一种可编程逻辑控制器件及其高速信号接收方法，通过采用包括数据串并转换单元、延迟单元、数字时钟管理单元及伪数据串并转换单元的可编程逻辑控制器件，由伪数据串并转换单元将接收到的第二时钟信号进行串并转换得到伪数据信号，由于第二时钟信号和数据信号在可编程逻辑控制器件内部的路径完全相同，因此第二时钟信号、伪数据信号及数据信号的相位完全一致，那么，延迟单元根据接收到的第一时钟信号对伪数据信号进行采样，便可根据采样结果寻找到数据信号的采样点，然后将第一时钟信号的采样沿调整到该数据的采样点数即可完成对高速信号的准确接收。本发明无需采用硬件仿真电路便可完成对高速信号的相位对齐调整，适应性较强。

主权项

1.一种可编程逻辑控制器件，所述可编程逻辑控制器件通过并行接口接收高速信号，且所述可编程逻辑控制器件与所述并行接口之间连接的n条数据线和1条时钟线均等长、同形状且并行设置；所述可编程逻辑控制器件包括n个数据串并转换单元、延迟单元及数字时钟管理单元；所述n个数据串并转换单元分别接收所述n条数据线传输的第一频率的第一数据信号，所述延迟单元接收所述时钟线传输的第一频率的第一时钟信号，其特征在于，所述可编程逻辑控制器件还包括伪数据串并转换单元；所述伪数据串并转换单元接收所述时钟线传输的第一频率的第二时钟信号，并根据预设转换比例对所述第二时钟信号进行频率转换，得到第二频率的伪数据信号，且将所述伪数据信号发送至所述延迟单元；其中，所述第二频率小于所述第一频率；所述延迟单元根据所述第一时钟信号对所述伪数据信号进行采样，并根据采样结果确定所述伪数据信号的上升沿和下降沿，且根据所述伪数据信号的上升沿和下降沿对所述第一时钟信号进行相位校准，使所述第一时钟信号的采样沿对准所述伪数据信号的相邻两个上升沿与下降沿之间的中心位置，所述延迟单元将校准后的所述第一时钟信号发送至所述数字时间管理单元；所述数字时间管理单元将校准后的所述第一时钟信号发送至所述n个数据串并转换单元；所述n个数据串并转换单元根据校准后的所述第一时钟信号对分别对n条数据线传输的所述第一数据信号进行采样，并根据所述预设转换比例对所述第一数据信号进行频率转换，得到第二频率的第二数据信号，且将所述第二数据信号发送至所述可编程逻辑控制器件的数据处理单元；所述预设转换比例为1：m，m为大于1的整数；所述延迟单元包括可控延迟线和状态监控单元；所述可控延迟线接收所述伪数据串并转换单元发送的所述伪数据信号和所述时钟线传输的所述第一时钟信号，并根据所述第一时钟信号对所述伪数据信号进行采样；其中，每个伪数据信号周期对应m个采样点；所述状态监控单元对采样结果进行监控；若多个伪数据信号周期对应的第一采样点的采样结果均相同，则所述状态监控单元输出第一相位调整信号，以使所述可控延迟线根据所述第一相位调整信号以预设的步进方式对所述第一时钟信号进行第一相位调整，直至所述状态监控单元监控到至少有一个伪数据信号周期对应的第一采样点的采样结果与其他伪数据信号周期对应的第一采样点的采样结果不同为止，所述状态监控单元记录所述第一相位调整对应的第一调整距离；所述状态监控单元输出第二相位调整信号，以使所述可控延迟线根据所述第二相位调整信号以预设的步进方式对经过所述第一相位调整的所述第一时钟信号进行第二相位调整，直至所述状态监控单元再次监控到至少有一个伪数据信号周期对应的第一采样点的采样结果与其他伪数据信号周期对应的第一采样点的采样结果不同为止，所述状态监控单元记录所述第二相位调整对应的第二调整距离；其中，所述第二相位调整对应的调整方向与所述第一相位调整对应的调整方向相反；所述状态监控单元根据所述第一调整距离和第二调整距离计算第三调整距离，并根据所述第三调整距离输出第三相位调整信号，以使所述可控延迟线根据所述第三相位调整信号，将经过所述第二相位调整的所述第一时钟信号沿与所述第一相位调整对应的调整方向相同的方向移动第三调整距离。