[发明专利]阵列基板

摘要

本发明提供一种阵列基板。所述阵列基板中每一个子像素均包括一控制薄膜晶体管和与控制薄膜晶体管电性连接的一像素电极，所述像素电极包括间隔排列的主区像素电极和次区像素电极、以及电性连接所述主区像素电极和次区像素电极的第一连接电极，所述主区像素电极和次区像素电极的均为米字型的狭缝电极，所述主区像素电极的主区分支电极的宽度小于次区像素电极的次区分支电极的宽度，主区像素电极的主区狭缝的宽度小于次区像素电极的次区狭缝的宽度，能够通过主区像素电极和次区像素电极的结构差异来改善色偏，同时减少子像素中的TFT数量，提升了像素的开口率，且降低主区与次区的最佳公共电压平衡调控的难度。

主权项

一种阵列基板，其特征在于，包括：阵列排布的多个子像素(10)、多条平行间隔排列的水平的扫描线(20)、以及多条平行间隔排列的竖直的数据线(30)；每一行子像素(10)对应一条扫描线(20)，每一列子像素(10)对应一条数据线(30)，每一个子像素(10)均包括：一控制薄膜晶体管(T1)和一像素电极(40)；所述控制薄膜晶体管(T1)的栅极电性连接该行子像素对应的扫描线(20)，源极电性连接该行子像素对应的数据线(30)，漏极电性连接像素电极(40)；所述像素电极(40)包括：间隔排列的主区像素电极(41)和次区像素电极(42)、以及电性连接所述主区像素电极(41)和次区像素电极(42)的第一连接电极(43)；所述主区像素电极(41)包括：十字形的主区躯干电极(411)，所述主区躯干电极(411)将所述主区像素电极(41)分隔为四个主区配向区(410)，在每一个主区配向区(410)均设有与所述主区躯干电极(411)相连的多个相互平行的条状的主区分支电极(412)，相邻的两主区分支电极(412)之间形成有主区狭缝(413)，相邻的两个主区配向区(410)内的主区分支电极(412)关于所述主区躯干电极(411)对称；所述次区像素电极(42)包括：十字形的次区躯干电极(421)，所述十字形的次区躯干电极(421)将所述次区像素电极(42)分隔为四个次区配向区(420)，在每一个次区配向区(420)均设有与所述次区躯干电极(421)相连的多个相互平行的条状的次区分支电极(422)，相邻的两次区分支电极(422)之间形成有次区狭缝(423)，相邻的两个次区配向区(420)内的次区分支电极(422)关于所述次区躯干电极(421)对称；所述主区分支电极(412)的宽度小于次区分支电极(422)的宽度，所述主区狭缝(413)的宽度小于次区狭缝(423)的宽度。