[发明专利]用于消除上电过冲的芯片测试方法及其系统在审
| 申请号： | 201710232874.3 | 申请日： | 2017-04-11 |
| 公开（公告）号： | CN108693457A | 公开（公告）日： | 2018-10-23 |
| 发明（设计）人： | 檀奇;栾国兵 | 申请（专利权）人： | 展讯通信（上海）有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 北京汇泽知识产权代理有限公司 11228 | 代理人： | 张瑾 |
| 地址： | 201203 上海市浦东新区浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种用于消除上电过冲的芯片测试方法，包括：提供用于供电的直流电源、待检测的芯片，和带有芯片测试插座的芯片测试板；提供负载开关，直流电源经过负载开关向芯片测试插座供电，负载开关输入端连接到直流电源；负载开关使能端和芯片接地端分别连接到芯片测试插座，当芯片测试插座紧合时，负载开关使能端和芯片接地端产生电气连接；将负载开关使能端通过上拉电阻连接到直流电源；芯片插入芯片测试插座，并紧合芯片测试插座，经过延时后进行测试。本发明还提供一种用于消除上电过冲的芯片测试系统。本发明能够使得芯片先接触芯片测试板再上电，可以有效降低芯片测试过程中的EOS损坏率。 | ||
| 搜索关键词： | 芯片测试插座 负载开关 直流电源 上电 使能 芯片测试板 芯片接地端 芯片测试 芯片 芯片测试过程 芯片测试系统 输入端连接 供电 电气连接 上拉电阻 损坏率 延时 测试 检测 | ||
【主权项】：
1.一种用于消除上电过冲的芯片测试方法，其特征在于，包括：步骤一：提供用于供电的直流电源、待检测的芯片，和带有芯片测试插座的芯片测试板；步骤二：提供负载开关，所述直流电源经过负载开关向所述芯片测试插座供电，所述负载开关的输入端连接到所述直流电源；步骤三：将所述负载开关的使能端和所述芯片的接地端分别连接到所述芯片测试插座，当所述芯片测试插座紧合时，所述负载开关的使能端和所述芯片的接地端产生电气连接；步骤四：将所述负载开关的使能端通过上拉电阻连接到所述直流电源；步骤五：将所述芯片插入所述芯片测试插座，并紧合所述芯片测试插座，经过延时后进行测试。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于展讯通信（上海）有限公司，未经展讯通信（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710232874.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种晶圆芯片测试方法
- 下一篇：用于芯片的测试插座
