[发明专利]一种基于深能级瞬态谱测试的InP/InGaAs异质结构及其制备方法

摘要

本发明公开了一种基于深能级瞬态谱测试的InP/InGaAs异质结构及其制备方法。该InP/InGaAs异质结构包括N+‑InP衬底、N‑InP层、P+‑InGaAs层、P+‑InGaAs欧姆接触层和两个欧姆接触电极，N+‑InP衬底、N‑InP层、P+‑InGaAs层和P+‑InGaAs欧姆接触层自下而上依次排列，在N+‑InP衬底上的N‑InP层和P+‑InGaAs层共同构成InP/InGaAs异质结外延层，P+‑InGaAs欧姆接触层生长于P+‑InGaAs层的顶部。本发明的InP/InGaAs异质结构在一定反向偏压下，耗尽层宽度不至于完全耗尽，从而耗尽层宽度增加使得结电容减小，进而满足深能级瞬态谱测试要求。

主权项

一种基于深能级瞬态谱测试的InP/InGaAs异质结构，其特征在于，包括N+‑InP衬底、N‑InP层、P+‑InGaAs层、P+‑InGaAs欧姆接触层、N区欧姆接触电极和P区欧姆接触电极；其中，N+‑InP衬底、N‑InP层、P+‑InGaAs层和P+‑InGaAs欧姆接触层自下而上依次排列，N‑InP层和P+‑InGaAs层共同构成InP/InGaAs异质结外延层，P+‑InGaAs欧姆接触层生长于P+‑InGaAs层的上部，P区欧姆接触电极制作在P+‑InGaAs欧姆接触层的顶部，N区欧姆接触电极制作在N+‑InP衬底的底部。