[发明专利]基于部分匹配滤波算法的实时同步捕获装置及方法有效

专利信息
申请号: 201710238215.0 申请日: 2017-04-13
公开(公告)号: CN107070496B 公开(公告)日: 2019-03-26
发明(设计)人: 王勇超;万新杰;王江涛;袁海洋 申请(专利权)人: 西安电子科技大学
主分类号: H04B1/7075 分类号: H04B1/7075
代理公司: 陕西电子工业专利中心 61205 代理人: 田文英;王品华
地址: 710071 陕*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 基于先进先出结构的同步捕获装置及其方法,装置包括同步序列选取模块、相关求和器组、快速傅立叶变换模块、相关峰值选择模块、门限判决模块、验证序列选取模块、验证峰值获取模块、峰值比较模块。方法包括:选取一个同步序列;对同步序列进行相关求和运算;将相关求和运算结果进行快速傅立叶变换;从变换结果中选出最大峰值并将最大峰值与门限进行比较;根据比较结果选取验证序列;对验证序列进行匹配滤波以及快速傅立叶变换,获得两组验证峰值;根据两组验证峰值的大小关系判断同步捕获是否成功。本发明具有资源占用少、实时性强、同步捕获漏捕获和错捕获概率低、正确同步捕获概率高的优点。
搜索关键词: 基于 部分 匹配 滤波 算法 实时 同步 捕获 装置 方法
【主权项】:
1.一种基于部分匹配滤波算法的实时同步捕获装置,包括通过信号传输线相连同步序列选取模块、相关求和器组、快速傅立叶变换FFT模块、相关峰值选择模块、门限判决模块、验证序列选取模块、验证峰值获取模块、峰值比较模块;所述的同步序列选取模块的输出端与相关求和器组的输入端相连,相关求和器组中所有相关求和器的输出均与快速傅立叶变换FFT模块输入相连,快速傅立叶变换FFT模块的输出端与最大信号选择模块的输入端相连,最大信号选择模块的输出端与门限判决模块的输入端相连,门限判决模块的输出端与验证序列选取模块的输入端相连,验证序列选取模块的输出端与验证峰值获取模块的输入端相连,验证峰值获取模块的输出端与峰值比较模块的输入端相连,其特征在于:所述的同步序列选取模块,用于从接收的通信信号中获取一个同步码元相同长度的序列作为同步序列,将获取到的同步序列进行分段并对每段进行编号,将分段后的同步序列中的每段传输给相关求和器组相同编号的相关求和器中;所述的相关求和器组,包括多个相关求和器,每个相关求和器用于将输入的一段同步序列和自身存储的一段同步码元进行点乘运算,得到一段相关序列,将一段相关序列中所有数据进行求和得到一个相关和值,将所有的相关求和器得到的和值组成和值序列传输给快速傅立叶变换FFT模块;所述的快速傅立叶变换FFT模块,用于对相关和值序列进行快速傅立叶变换FFT,得到复数序列,将得到的复数序列传输给相关峰值选择模块;所述的相关峰值选择模块,用于对复数序列的每个复数进行求模处理,得到模值序列,将模值序列中的最大值作为峰值,将峰值传输给门限判决模块;所述的门限判决模块,用于判断峰值是否大于门限值,若是,则选取验证序列,否则,选取同步序列;所述的验证序列选取模块,用于从当前接收的通信信号中获取一个与验证码元相同长度的序列作为验证序列,将获得的验证序列传输给验证峰值获取模块;所述的验证峰值获取模块,包括第一伪码存储器、第一串行相关求和器、第一快速傅立叶变换FFT器、第一峰值选择器、第二伪码存储器、第二串行相关求和器、第二快速傅立叶变换FFT器、第二峰值选择器;第一串行相关器的输入端与第二串行相关器的输入端均与验证序列选取模块的输出端相连,第一伪码存储器的输出端与第一串行相关器的输入端相连,第二伪码存储器的输出端与第二串行相关器的输入端相连,第一串行相关器的输出端与第一串行快速傅立叶变换FFT器的输入端相连,第二串行相关器的输出端与第二串行快速傅立叶变换FFT器的输入端相连,第一串行快速傅立叶变换FFT器的输出端与第一峰值选择器的输入端相连,第二串行快速傅立叶变换FFT器的输出端与第二峰值选择器的输入端相连,第一峰值选择器的输出端与第二峰值选择器的输出端均与峰值比较模块的输入端相连,用于通过验证峰值获取模块中的第一伪码存储器将第一伪码存储器存储的同步码元传输给验证峰值获取模块中的第一串行相关求和器;将同步码元与验证序列进行点乘运算,得到第一数值序列,而后以同步序列的长度与相关求和器组中相关求和器总数的比值作为分段长度,对第一数值序列进行分段求和处理,得到第一和值序列,将所得到的第一和值序列传输给验证峰值获取模块中的第一串行快速傅立叶变换FFT器;对第一和值序列进行快速傅立叶变换,得到第一复数序列,将得到的第一复数序列传输给验证峰值获取模块中的第一峰值选择器;对第一复数序列中每个复数进行求模处理,并从中找出最大值作为第一峰值,将第一峰值传输给峰值比较模块;通过验证峰值获取模块中的第二伪码存储器将第二伪码存储器存储的同步码元传输给验证峰值获取模块中的第二串行相关求和器;将同步码元与验证序列进行点乘运算,得到第二数值序列,以同步序列的长度与相关求和器组中相关求和器总数的比值作为分段长度,对第二数值序列进行分段求和处理,得到第二和值序列,将所得到的第二和值序列传输给验证峰值获取模块中的第二串行快速傅立叶变换FFT器;对第二和值序列进行快速傅立叶变换,得到第二复数序列,将得到的第二复数序列传输给验证峰值获取模块中的第二峰值选择器;对第二复数序列中每个复数进行求模处理,得到第二模值序列,从中找出最大值作为第二峰值,将第二峰值传输给峰值比较器;所述的峰值比较模块用于判断第一峰值是否大于的第二峰值,若是,则同步捕获成功,否则,选取验证序列。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710238215.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top