[发明专利]纳米级沟道的制备方法在审
| 申请号： | 201710239765.4 | 申请日： | 2017-04-13 |
| 公开（公告）号： | CN108735581A | 公开（公告）日： | 2018-11-02 |
| 发明（设计）人： | 陈墨;李群庆;张立辉;肖小阳;张金;范守善 | 申请（专利权）人： | 清华大学;鸿富锦精密工业（深圳）有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L21/033;H01L29/786;H01L21/336;B82Y40/00;B82Y10/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100084 北京市海淀区清*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种纳米级沟道的制备方法，其包括以下步骤：提供一基底，在所述基底的表面层叠设置一第一光刻胶层、一纳米线结构、一第二光刻胶层，且所述纳米线结构夹于该第一光刻胶层和第二光刻胶层之间，所述纳米线结构包括至少一纳米线；在所述第一光刻胶层和第二光刻胶层上设置至少一凹槽，并使得该凹槽处对应的基底表面暴露，所述纳米线部分暴露并悬空于所述凹槽处，该悬空的纳米线的两端均夹于所述第一光刻胶层和第二光刻胶层之间；以悬空的纳米线作掩模，向暴露的基底表面沉积一薄膜层，所述悬空的纳米线投影于暴露的基底表面上未沉积薄膜层的区域，即为纳米级沟道。 | ||
| 搜索关键词： | 光刻胶层 纳米线 纳米级沟道 纳米线结构 基底表面 悬空 暴露 凹槽处 基底 制备 层叠设置 沉积薄膜 薄膜层 掩模 沉积 投影 | ||
【主权项】：
1.一种纳米级沟道的制备方法，其包括以下步骤：提供一基底，在所述基底的表面层叠设置一第一光刻胶层、一纳米线结构、一第二光刻胶层，且所述纳米线结构夹于该第一光刻胶层和第二光刻胶层之间，所述纳米线结构包括至少一纳米线；在所述第一光刻胶层和第二光刻胶层上设置至少一凹槽，并使得该凹槽处对应的基底表面暴露，所述纳米线部分暴露并悬空于所述凹槽处，该悬空的纳米线的两端均夹于所述第一光刻胶层和第二光刻胶层之间；以悬空的纳米线作掩模，向暴露的基底表面沉积一薄膜层，所述悬空的纳米线投影于暴露的基底表面上未沉积薄膜层的区域，即为纳米级沟道。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学;鸿富锦精密工业（深圳）有限公司，未经清华大学;鸿富锦精密工业（深圳）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710239765.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体芯片生产用物理气相沉积装置
- 下一篇：一种光刻胶膜的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
