[发明专利]一种高载流子迁移率MOSFET的制造方法有效
| 申请号： | 201710252781.7 | 申请日： | 2017-04-11 |
| 公开（公告）号： | CN106981427B | 公开（公告）日： | 2019-09-27 |
| 发明（设计）人： | 许亮;徐庆君;闫昕 | 申请（专利权）人： | 枣庄学院 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 277160 *** | 国省代码： | 山东;37 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明提供一种高载流子迁移率MOSFET的制造方法，其在进行层间介质层的沉积工艺前，加入一光刻工艺和刻蚀工艺，所述光刻工艺形成的刻蚀窗口为两个，所述刻蚀窗口分别将源/漏区靠近栅极叠层一侧的区域部分的暴露；然后对所述暴露区域进行刻蚀使源/漏区在靠近栅极叠层一侧的部分区域形成凹陷区，所述凹陷区域的深度不超过源/漏区的深度，且若所述半导体为N型，则所述氮化硅沉积工艺采用制备张应力氮化硅的沉积工艺，若所述半导体为P型，所述氮化硅沉积工艺采用制备压应力氮化硅的沉积工艺。本技术方案进行常规MOSFET工艺流程中仅加入光刻及刻蚀步骤，即将应力层引入至沟道区的两侧提高沟道区内载流子的迁移率，应用方便。 | ||
| 搜索关键词： | 一种 载流子 迁移率 mosfet 制造 方法 | ||
【主权项】：
1.一种高载流子迁移率MOSFET的制造方法，包括以下步骤：提供半导体衬底；在衬底中形成的隔离区和包括沟道区的有源区，以及在沟道区上方形成的栅极叠层；形成源/漏区；进行层间介质层的沉积，所述层间介质层分别为氮化硅层和二氧化硅层；在层间介质层上进行制备引线孔、沉积导电材料、化学机械平坦化，其特征在于：在进行氮化硅层的沉积工艺前，加入一光刻工艺和刻蚀工艺，所述光刻工艺形成的刻蚀窗口为两个，所述刻蚀窗口分别将源/漏区靠近栅极叠层一侧的区域部分的暴露；然后对所述暴露区域进行刻蚀使源/漏区在靠近栅极叠层一侧的部分区域形成凹陷区，所述凹陷区域的深度不超过源/漏区的深度，且若所述半导体为N型，则所述氮化硅沉积工艺采用制备张应力氮化硅的沉积工艺，若所述半导体为P型，所述氮化硅沉积工艺采用制备压应力氮化硅的沉积工艺。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于枣庄学院，未经枣庄学院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710252781.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种安蛔乌梅丸及其制备方法
- 下一篇：一种增加骨密度的组合物及其应用
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
