[发明专利]一种提高PCIE数据通道使用率的主板及方法在审

专利信息
申请号: 201710258574.2 申请日: 2017-04-19
公开(公告)号: CN106951383A 公开(公告)日: 2017-07-14
发明(设计)人: 马井彬 申请(专利权)人: 深圳市同泰怡信息技术有限公司
主分类号: G06F13/38 分类号: G06F13/38;G06F13/40
代理公司: 深圳市科吉华烽知识产权事务所(普通合伙)44248 代理人: 孙伟
地址: 518000 广东省深圳市南山区粤*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种提高PCIE数据通道使用率的主板及方法,主板包括通道数与根桥设备的lanes数量相同的第一插槽,所述根桥设备的lanes全部与第一插槽连接,其他PCIE插槽的所有lanes的触点依次顺序连接在第一插槽上相应数量lanes的触点上;PCH的GPIO分别与各个PCIE插槽的在位信号连接,所有的GPIO信号外部均通过电阻R进行上拉;与每个插槽连接的信号线均通过电阻接地;BIOS程序在开机启动过程中,根据GPIO得到在位信号PRSNT1#,获得PCIE设备的数量,配置根桥设备的数据通道宽度。本发明的技术方案,根据插槽设备的在位情况,配置桥设备的宽度,使桥设备宽度得到最大化的使用率。
搜索关键词: 一种 提高 pcie 数据 通道 使用率 主板 方法
【主权项】:
一种提高PCIE数据通道使用率的主板,其特征在于:其包括PCH集成南桥芯片、主板处理器和BIOS基本输入输出模块;主板处理器的根桥设备的数据通道lanes的数量为n;主板上的PCIE插槽为m个,其中包括通道数与根桥设备的lanes数量相同的第一插槽,所述根桥设备的lanes全部与第一插槽连接,其他PCIE插槽的所有lanes的触点依次顺序连接在第一插槽上的相应数量lanes的触点上;PCH集成南桥芯片包含m个GPIO,分别为GPIO0~GPIOm‑1,所述GPIO0~GPIOm‑1分别与各个PCIE插槽的在位信号PRSNT1#电连接,且所有的GPIO信号外部均通过电阻R与上拉电源连接进行上拉;与每个插槽lanes连接的信号线均通过电阻接地;BIOS程序在开机启动过程中,根据GPIO得到的在位信号PRSNT1#,获得PCIE设备的数量,从而配置根桥设备的数据通道宽度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市同泰怡信息技术有限公司,未经深圳市同泰怡信息技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710258574.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top