[发明专利]半导体器件

摘要

提供一种能够提高半导体器件的可靠性的技术。在本发明中，形成在半导体芯片(CHP1)的表面的栅极焊盘(GPj)以相较于其他引线(漏极引线(DL)和栅极引线(GL))更靠近源极引线(SL)的方式配置。其结果为，根据本发明，能够缩短栅极焊盘(GPj)与源极引线(SL)之间的距离，因此，能够缩短连接栅极焊盘(GPj)和源极引线(SL)的导线(Wgj)的长度。由此可知，根据本发明，能够充分地降低存在于导线(Wgj)的寄生电感。

主权项

1.一种半导体器件，包括：常开型的结型FET，其由带隙比硅大的物质形成，具有第1栅电极、第1源极和第1漏极；和常闭型的MOSFET，其由硅形成，具有第2栅电极、第2源极和第2漏极，所述半导体器件具有级联连接，在级联连接中，所述结型FET的所述第1源极和所述MOSFET的所述第2漏极电连接，并且，所述结型FET的所述第1栅电极和所述MOSFET的所述第2源极电连接，并且所述半导体器件包括：(a)第1半导体芯片，其具有第1表面和与所述第1表面为相反侧的第1背面，其中，在所述第1表面上形成有与所述结型FET的所述第1源极电连接的第1源极焊盘以及与所述结型FET的所述第1栅电极电连接的第1栅极焊盘，所述第1背面与所述结型FET的所述第1漏极电连接；(b)第2半导体芯片，其具有第2表面和与所述第2表面为相反侧的第2背面，其中，在所述第2表面上形成有与所述MOSFET的所述第2源极电连接的第2源极焊盘以及与所述MOSFET的所述第2栅电极电连接的第2栅极焊盘，所述第2背面与所述MOSFET的所述第2漏极电连接；(c)第1芯片搭载部，其具有第1上表面，在所述第1上表面上以所述第1半导体芯片的所述第1背面面向所述第1芯片搭载部的所述第1上表面的方式经由第1导电性粘结材料而搭载所述第1半导体芯片；(d)第2芯片搭载部，其具有第2上表面，在所述第2上表面上以所述第2半导体芯片的所述第2背面面向所述第2芯片搭载部的所述第2上表面的方式经由第2导电性粘结材料而搭载所述第2半导体芯片，且所述第2芯片搭载部与所述第1芯片搭载部电绝缘；(e)漏极引线，其与所述第1芯片搭载部连结；(f)源极引线，其与所述漏极引线电绝缘；(g)栅极引线，其与所述漏极引线及所述源极引线电绝缘；(h)第1金属导体，其将所述第1半导体芯片的所述第1栅极焊盘和所述源极引线电连接；和(i)封固体，其将所述第1半导体芯片、所述第2半导体芯片、所述第1芯片搭载部的一部分、所述第2芯片搭载部的一部分、所述漏极引线的一部分、所述源极引线的一部分、所述栅极引线的一部分、以及所述第1金属导体封固，其中，所述第1半导体芯片的所述第1源极焊盘和所述第2半导体芯片的所述第2背面经由第2金属导体电连接，所述第2半导体芯片的所述第2栅极焊盘和所述栅极引线经由第3金属导体电连接，所述第2半导体芯片的所述第2源极焊盘和所述源极引线经由第4金属导体电连接，并且所述第1半导体芯片以所述第1半导体芯片的所述第1栅极焊盘相较于所述栅极引线更接近所述源极引线的方式搭载在所述第1芯片搭载部上。