[发明专利]单斜和逐次逼近相结合的列级模数转换器

摘要

本发明涉及CMOS集成电路领域，为提出一种结合SSADC和SAR‑ADC的模数转换器，使得SAR‑ADC中的一部分DAC功能由芯片级SSADC实现，大幅度减少SAR‑ADC的面积，使列级ADC具有转换速率快、面积小、精度高的特点。本发明采用的技术方案是，单斜和逐次逼近相结合的列级模数转换器，设列级模数转换器为N位ADC，粗量化P位，细量化Q位，由粗斜坡产生器、基准电路、控制电路、计数器、比较器、逻辑电路、存储电路、开关电路及SAR‑ADC(Successive Approximation Register Analog‑to‑Digital Converter，SAR‑ADC)电路构成。本发明主要应用于CMOS集成电路的设计制造场合。

主权项

一种单斜和逐次逼近相结合的列级模数转换器，其特征是，设列级模数转换器为N位ADC，粗量化P位，细量化Q位，由粗斜坡产生器、基准电路、控制电路、计数器、比较器、逻辑电路、存储电路、开关电路及SAR‑ADC(Successive Approximation Register Analog‑to‑Digital Converter，SAR‑ADC)电路构成，其中粗斜坡产生器、基准电路、控制电路及计数器为共用电路，而比较器、逻辑电路、存储电路、开关电路及SAR‑ADC电路为列级电路；粗斜坡产生器受到控制电路及计数器模块的控制，产生2P个台阶的信号，并与各列模拟信号进行比较，比较器的输出接入到逻辑电路及存储电路模块当中；而基准电路会产生2P+1个基准电压，接入开关电路之中，并连接在SAR‑ADC的量程输入信号上，而开关的关断受到逻辑电路及存储电路模块的控制。