[发明专利]一种低压差线性稳压电路

摘要

本发明属于集成电路技术领域，具体的说是涉及一种低压差线性稳压电路。相对于常见的LDO，本发明的方案中采用了以第二PMOS管MP2、第四NMOS管MN4、第五NMOS管MN5、第七NMOS管MN7、第八NMOS管MN8所构成的负反馈环路，使得反馈结构简单，易集成。

主权项

一种低压差线性稳压电路，其特征在于，所述低压差线性稳压电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11和第一电容C1构成；其中，第一PMOS管MP1的源极接电源，第一PMOS管MP1的栅极为使能控制端；第二PMOS管MP2的源极接电源，其栅极接第一PMOS管MP1的漏极；第三PMOS管MP3的源极接电源，其栅极接第四PMOS管MP4的漏极，第三PMOS管MP3的漏极接第二PMOS管MP2栅极与第一PMOS管MP1漏极的连接点；第四PMOS管MP4的源极接电源，其栅极和漏极互连；第一NMOS管MN1的漏极和栅极接第一基准电压源，第二NMOS管MN2的栅极和漏极接第一NMOS管MN1的源极，第三NMOS管MN3的栅极和漏极接第二NMOS管MN2的源极，第三NMOS管MN3的源极接地；第四NMOS管MN4的栅极和漏极接第二PMOS管MP2的漏极，第五NMOS管MN5的栅极和漏极接第四NMOS管MN4的源极，第六NMOS管MN6的栅极接第二NMOS管MN2的源极，第六NMOS管MN6的漏极接第五NMOS管MN5的源极，第六NMOS管MN6的源极接地；第七NMOS管MN7的漏极接第三PMOS管MP3的漏极，第七NMOS管MN7的栅极接第一基准电压源；第八NMOS管MN8的漏接接第七NMOS管MN7的源极，第八NMOS管MN8的栅极接第二基准电压源，其源极接第五NMOS管MN5的源极；第九NMOS管MN9的漏极接第四PMOS管MP4的漏极，第九NMOS管MN9的栅极接第一基准电压源；第十NMOS管MN10的漏接接第九NMOS管MN9的源极，第十NMOS管MN10的栅极接第二基准电压源；第十一NMOS管MN11的漏接接第十NMOS管MN10的源极，第十一NMOS管MN11的栅极接第二NMOS管MN2的源极，第十一NMOS管MN11的源极接地；第一电容C1的一端接第二PMOS管MP2漏极、第四NMOS管MN4漏极和栅极的连接点，另一端接第五NMOS管MN5源极、第六NMOS管MN6漏极、第八NMOS管MN8源极的连接点；第二PMOS管MP2漏极、第四NMOS管MN4漏极和栅极与第一电容C1的连接点为低压差线性稳压电路输出端。