[发明专利]一种斜坡补偿电路

摘要

本发明属于集成电路技术领域，具体的说是涉及一种斜坡补偿电路。相较于电压叠加方式和电流叠加方式的斜坡补偿电路，本发明采用一种电流与电压混合叠加的方式，在斜坡电压这边利用运放单位增益的接法使得Islope近似从零启动，同时规避了来自OSC的Vslope输出阻抗的影响，在CS这边利用电压叠加的方式规避了再做一个电压电流转换电路的需求，节省了面积。

主权项

一种斜坡补偿电路，包括斜坡产生电路、核心电路模块和输出电路模块；其特征在于，所述斜坡产生电路由第一电流源I1、第二电容C2和第三NMOS管MN3构成，第一电流源通过第二电容接地，第三NMOS管MN3的源极接地，第三NMOS管MN3的栅极接外部时钟信号，第三NMOS管MN3的漏极与电容C2和电流源I1的连接点相连，并输出斜坡电压Vslope；所述核心电路模块由第一PMOS管MP1，第二PMOS管MP2，第三PMOS管MP3，第四PMOS管MP4，第五PMOS管MP5，第一NPN管N1，第二NPN管N2和第一电阻R1构成；第一PMOS管MP1的栅极接外加的偏置电压Vbias，第一PMOS管MP1的源极接电源，第一PMOS管MP1的漏极接第二PMOS管MP2的漏极，第二PMOS管MP2的源极接电源，第二PMOS管MP2的栅极接第三PMOS管MP3的栅极，第二PMOS管MP2的漏极接第一NPN管N1的集电极，第一NPN管N1的集电极和基极互连，第一NPN管N1的发射极接第四PMOS管MP4的源极，第四PMOS管MP4的栅极接输入的斜坡电压Vslope，第四PMOS管MP4的漏极通过第一电阻R1接地，第三PMOS管MP3的源极接电源，第三PMOS管MP3的漏极与栅极互连，第三PMOS管MP3的漏极接第二NPN管N2的集电极，第二NPN管N2的基极接第一NPN管N1的基极，第二NPN管N2的发射极接第五PMOS管的漏极，第五PMOS管MP5的栅极与源极相连，第五PMOS管MP5的漏极通过第一电阻R1接地；所述输出电路模块由第一电容C1，第六PMOS管MP6，第七PMOS管MP7，第八PMOS管MP8，第九PMOS管MP9，第十PMOS管MP10，第二电阻R2，第三电阻R3，第一NMOS管MN1和第二NMPS管MN2构成；第一电容C1一端接电源，另一端接第六PMOS管MP6的栅极，第六PMOS管MP6的源极接电源，第六PMOS管MP6的漏极接第九PMOS管MP9的源极，第九PMOS管MP9的栅极接第十PMOS管MP10的栅极，第九PMOS管MP9的漏极通过第二电阻R2和第三电阻R3接地，RAMP端接在第二电阻R2和第九PMOS管MP9的漏极之间，CS端接在第二电阻R2和第三电阻R3之间，第七PMOS管MP7的源极接电源，第七PMOS管MP7的栅极与漏极相连，第七PMOS管MP7的漏极接第十PMOS管MP10的源极相连，第十PMOS管MP10的栅极与漏极相连，第十PMOS管MP10的漏极接第一NMOS管MN1的漏极，第一NMOS管MN1的栅极接第二NMOS管MN2的栅极，第一NMOS管MN1的源极接地，第八PMOS管MP8的源极接电源，第八PMOS管MP8的栅极接外加的偏置电压Vbias，第八PMOS管MP8的漏极解第二NMOS管MN2的漏极，第二NMOS管MN2的栅极与漏极相连，第二NMOS管MN2的源极接地。