[发明专利]三层叠层封装结构及其形成方法有效
申请号: | 201710286638.X | 申请日: | 2017-04-27 |
公开(公告)号: | CN107403733B | 公开(公告)日: | 2021-10-29 |
发明(设计)人: | 洪瑞斌;许峰诚;郑心圃 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/50 | 分类号: | H01L21/50;H01L21/56;H01L21/60;H01L23/31;H01L23/525 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明实施例公开了一种方法,其包含:形成多个第一重布线,在多个第一重布线的上方形成与其电连接的第一金属柱,并将第一器件管芯接合到多个第一重布线上。将第一金属柱和第一器件管芯密封在第一密封材料中。然后平坦化第一密封材料。方法还包含:在第一金属柱上方形成与其电连接的第二金属柱,通过粘合膜将第二器件管芯附接到第一密封材料,将第二金属柱和第二器件管芯密封在第二密封材料中,平坦化第二密封材料,并在第二金属柱和第二器件管芯的上方形成与其电连接的多个第二重布线。本发明实施例涉及三层叠层封装结构及其形成方法。 | ||
搜索关键词: | 层叠 封装 结构 及其 形成 方法 | ||
【主权项】:
一种形成封装件的方法,包括:形成多个第一重布线;在所述多个第一重布线的上方形成电连接至所述多个第一重布线的第一金属柱;通过倒装芯片接合将第一器件管芯接合到所述多个第一重布线;将所述第一金属柱和所述第一器件管芯密封在第一密封材料中;平坦化所述第一密封材料,直至暴露所述第一金属柱;在所述第一金属柱上方形成电连接至所述第一金属柱的第二金属柱;通过粘合膜将第二器件管芯附接到所述第一密封材料;将所述第二金属柱和所述第二器件管芯密封在第二密封材料中;平坦化所述第二封装材料,直到暴露位于所述第二器件管芯的表面上的金属部件和所述第二金属柱;以及在所述第二金属柱和所述第二器件管芯的上方形成电连接至所述第二金属柱和所述第二器件管芯的多个第二重布线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710286638.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造