[发明专利]目标检测算法的硬件架构的资源估算、配置方法及系统有效
申请号: | 201710287107.2 | 申请日: | 2017-04-27 |
公开(公告)号: | CN108804974B | 公开(公告)日: | 2021-07-02 |
发明(设计)人: | 牛昕宇 | 申请(专利权)人: | 深圳鲲云信息科技有限公司 |
主分类号: | G06K9/00 | 分类号: | G06K9/00 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 徐秋平 |
地址: | 518000 广东省深圳市福田区福*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种目标检测算法的硬件架构的资源估算、配置方法及系统,提取基于深度学习的目标检测算法所包含的计算层级和每个层级的计算参数;基将基于深度学习的目标检测算法映射至所述基于深度学习的目标检测算法的硬件架构;利用基于深度学习的目标检测算法的硬件架构的资源估算方法,估算映射后的所述基于深度学习的目标检测算法的硬件架构所需的整体资源;计算FPGA所能容纳的最大并行度;基于所述基于深度学习的目标检测算法,根据不同的计算层级,重新配置卷积计算核和全连接计算核。本发明的目标检测算法的硬件架构的资源估算、配置方法及系统能够通过最优化的资源配置实现最优的计算性能大大提升目标检测的实时性。 | ||
搜索关键词: | 目标 检测 算法 硬件 架构 资源 估算 配置 方法 系统 | ||
【主权项】:
1.一种基于深度学习的目标检测算法的硬件架构的资源估算方法,其特征在于:所述基于深度学习的目标检测算法的硬件架构包括设置在FPGA上的输入缓存器、行缓存器、寄存器矩阵、卷积计算核、输出缓存器和全连接计算核;所述输入缓存器用于缓存基于深度学习的目标检测算法的输入层的数据;所述行缓存器包括k个存储单元,用于缓存k行输入缓存器的输出数据,其中,k为卷积计算核的大小;所述寄存器矩阵包括k*k个寄存器,第一列k个寄存器分别与所述行缓存器的k个存储单元的输出端相连,相邻列寄存器相互连接;所述卷积计算核用于根据每个时钟周期所述寄存器矩阵输出的k*k个寄存器数据进行卷积计算;所述输出缓存器用于存储所述卷积计算核的输出结果;所述全连接计算核用于将所述输出缓存器中卷积计算核计算得到的特征向量图与所述输入缓存器输入的系数矩阵相乘,以得到目标检测的最终结果;所述基于深度学习的目标检测算法的硬件架构的资源估算方法包括:根据公式Lc(PP×PF×PV)+Lf(PP×PV)估算整体计算资源使用量;根据公式((BHBW+k2)NC+kBW+BHBW/s2)×PP估算整体存储资源使用量;根据公式(PV×PF)/Nf+(PV×PF)/NC估算整体通信带宽资源的使用量,其中BH表示分割后的输入特征图高度;BW表示分割后的输入特征图宽度;NC表示输入特征图通道数;s表示卷积计算核的计算步长,Nf表示输出特征图通道数,Lf表示单个全连接计算核的计算资源使用量;Lc表示单个卷积计算核的计算资源使用量,PP表示计算层并行度,PF表示滤波器并行度,PV表示向量并行度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳鲲云信息科技有限公司,未经深圳鲲云信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710287107.2/,转载请声明来源钻瓜专利网。