[发明专利]一种高摆率快速瞬态响应LDO电路

摘要

一种高摆率快速瞬态响应LDO，属于电子电路技术领域。采用跨导线性环结构，包括第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8和第二功率管MNP2组成的NMOS跨导线性环，第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6和第七PMOS管MP7组成的PMOS跨导线性环，保证了输出发生负载跳变时，能快速响应，同时第一功率管MNP1和和第二功率管MNP2形成推挽输出结构保证了大的输出摆率；本发明可为DDR内存芯片提供一种新型的供电方法，还可以有效降低功耗。

主权项

1.一种高摆率快速瞬态响应LDO电路，其特征在于，包括由电流源(Ib)、第一NMOS管(MN1)、第二NMOS管(MN2)、第九NMOS管(MN9)、第十NMOS管(MN10)、第十一NMOS管(MN11)、第一PMOS管(MP1)、第二PMOS管(MP2)、第八PMOS管(MP8)、第九PMOS管(MP9)和第十PMOS管(MP10)组成的输入级，第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)和第二功率管(MNP2)组成的NMOS跨导线性环，第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)和第七PMOS管(MP7)组成的PMOS跨导线性环，第三NMOS管(MN3)、第三PMOS管(MP3)、第十一PMOS管(MP11)、第十二NMOS管(MN12)、第一电阻(R1)、第二电阻(R2)、第三电阻(Rc)、米勒补偿电容(Cc)、输出电容(Co)和第一功率管(MNP1)，第十NMOS管(MN10)的栅漏短接并连接第九NMOS管(MN9)和第十二NMOS管(MN12)的栅极以及电流源(Ib)，第八PMOS管(MP8)的栅漏短接并连接第九NMOS管(MN9)的漏极、第十PMOS管(MP10)和第十一PMOS管(MP11)的栅极，第九PMOS管(MP9)的栅漏短接并连接第十一NMOS管(MN11)的漏极和第三PMOS管(MP3)的栅极，第一NMOS管(MN1)的栅漏短接并连接第十一NMOS管(MN11)的栅极和第一PMOS管(MP1)的漏极，第二NMOS管(MN2)的栅漏短接并连接第二PMOS管(MP2)的漏极和第三NMOS管(MN3)的栅极，第一PMOS管(MP1)的栅极接基准电压(VREF)，其源极接第二PMOS管(MP2)的源极和第十PMOS管(MP10)的漏极，第三PMOS管(MP3)、第八PMOS管(MP8)、第九PMOS管(MP9)、第十PMOS管(MP10)和第十一PMOS管(MP11)的源极接电源电压(VDD)，第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第九NMOS管(MN9)、第十NMOS管(MN10)、第十一NMOS管(MN11)和第十二NMOS管(MN12)的源极接地；第四NMOS管(MN4)的源极连接第三NMOS管(MN3)和第四PMOS管(MP4)的漏极以及第八NMOS管(MN8)的栅极，第七NMOS管(MN7)的栅漏短接并连接第四NMOS管(MN4)的栅极和第十一PMOS管(MP11)的漏极，第六NMOS管(MN6)的栅漏短接并连接第七NMOS管(MN7)的源极，第五NMOS管(MN5)的栅漏短接并连接第六NMOS管(MN6)的源极，第八NMOS管(MN8)的源极接第二功率管(MNP2)的栅极，其漏极接电源电压(VDD)，第二功率管(MNP2)的源极、第五NMOS管(MN5)的源极接地；第四PMOS管(MP4)的源极接第四NMOS管(MN4)和第三PMOS管(MP3)的漏极以及第七PMOS管(MP7)的栅极，第五PMOS管(MP5)的栅漏短接并连接第六PMOS管(MP6)的源极，第六PMOS管(MP6)的栅漏短接并连接第四PMOS管(MP4)的栅极和第十二NMOS管(MN12)的漏极，第五PMOS管(MP5)和第七PMOS管(MP7)的源极接电源电压(VDD)；第一功率管(MNP1)的源极连接第二功率管(MNP2)的漏极、第二PMOS管(MP2)的栅极和输出电容(Co)的一端并作为所述高摆率快速瞬态响应LDO电路的输出端，输出电容(Co)的另一端接地，第一功率管(MNP1)的栅极接第七PMOS管(MP7)的漏极和第三电阻(Rc)的一端，第三电阻(Rc)的另一端通过米勒补偿电容(Cc)后连接第八NMOS管(MN8)的栅极，第一电阻(R1)接在第一功率管(MNP1)的栅极和源极之间，第二电阻(R2)接在第八NMOS管(MN8)的源极和地之间，第一功率管(MNP1)的漏极接电源电压(VDD)。