[发明专利]锁相环路相位同步的装置和方法有效
| 申请号： | 201710309958.2 | 申请日： | 2017-05-05 |
| 公开（公告）号： | CN107347006B | 公开（公告）日： | 2020-07-31 |
| 发明（设计）人： | C·迈尔;D·J·迈克劳瑞恩;C·W·安杰尔;S·德赛;S·R·巴尔 | 申请（专利权）人： | 美国亚德诺半导体公司 |
| 主分类号： | H04L7/033 | 分类号： | H04L7/033 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 张鑫 |
| 地址： | 美国马*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了锁相环(PLL)相位同步的装置和方法。在某些配置中，RF通信系统包括产生一个或多个输出时钟信号的PLL和同步PLL相位的相位同步电路。相位同步电路包括采样电路，其通过基于参考时钟信号的定时对一个或多个输出时钟信号进行采样而产生采样。此外，相位同步电路包括相位差计算电路，其基于采样以及表示PLL的相位的跟踪数字相位信号而产生相位差信号。相位同步电路还包括相位调整控制电路，其基于相位差信号向PLL提供相位调整，以同步PLL。 | ||
| 搜索关键词： | 环路 相位 同步 装置 方法 | ||
【主权项】：
一种射频(RF)通信系统，包括：被配置为产生一个或多个输出时钟信号的锁相环(PLL)；采样电路，被配置为基于参考时钟信号的定时对所述一个或多个输出时钟信号进行采样而产生多个样本；相位差计算电路，被配置为基于所述多个样本和表示所述PLL的相位的跟踪数字相位信号而产生相位差信号；和相位调整控制电路，被配置为基于相位差信号向PLL提供相位调整，以使PLL同步。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司，未经美国亚德诺半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710309958.2/，转载请声明来源钻瓜专利网。
- 上一篇：小麦制粉用强力撞击松粉机
- 下一篇：纯聚酯粉末涂料复合砂磨机
