[发明专利]无比较器的RC张弛振荡器

摘要

本发明公开了一种无比较器的RC张弛振荡器，用于解决现有RC张弛振荡器频率稳定性差的技术问题。技术方案是包括电容充放电电路、缓冲器、多路选择器和伪反相器链。电容充放电电路的输出端V_RAMP与缓冲器的输入端相连；缓冲器的输出端V_H和输出端V_L与多路选择器的输入端相连；多路选择器的输出端V_LS与反相器链的输入端相连；反相器链的输出端φ和输出端与电容充放电电路和多路选择器的输入端相连。本发明通过产生具有阶跃电压的周期性三角波信号，并利用伪反相器判断三角波信号的平均电压，产生周期性的时钟信号。该方法不使用比较器，避免了比较器失调和延迟对振荡器频率的影响，频率稳定性好。

主权项

1.一种无比较器的RC张弛振荡器，其特征在于：包括电容充放电电路(1)、缓冲器(2)、多路选择器(3)和伪反相器链(4)；电容充放电电路(1)的输出V_RAMP与缓冲器(2)的输入相连；缓冲器的输出V_H和输出V_L与多路选择器(3)的输入相连；多路选择器(3)的输出V_LS与伪反相器链(4)的输入相连；伪反相器链(4)的输出φ和输出与电容充放电电路(1)和多路选择器(3)的输入相连；所述电容充放电电路(1)由充电电流源I_REF1、放电电流源I_REF2、开关S1、开关S2和电容C组成；开关S1的一端与充电电流源I_REF1相连，另一端与电容正端V_RAMP相连；开关S2的一端与放电电流源I_REF2相连，另一端与电容正端V_RAMP相连；开关S1和开关S2分别由伪反相器链(4)的输出和输出φ控制；电容负端接地，电容的正端为电容充放电电路(1)的输出V_RAMP；电容充放电电路(1)产生占空比为50％的三角波信号V_RAMP，三角波信号V_RAMP输入到缓冲器(2)，产生两个有直流电平差的三角波信号V_H和三角波信号V_L，三角波信号V_H和三角波信号V_L输入到多路选择器(3)，产生具有阶跃电压的三角波信号V_LS，具有阶跃电压的三角波信号V_LS输入到伪反相器链(4)，产生两个占空比为50％，相位差为180°的方波信号φ和方波信号方波信号φ和方波信号反馈到电容充放电电路(1)和多路选择器(3)；所述缓冲器(2)由NMOS管M0，电阻R和电流源I_REF3组成；NMOS管M0，其栅极与电容充放电电路(1)的输出V_RAMP相连，其漏极与电源相连，其源极与电阻R的一端相连；电阻R的另一端与电流源I_REF3相连；电阻R的两端分别为缓冲器(2)的输出V_H和输出V_L；所述多路选择器(3)由开关S3和开关S4组成二选一的多路选择器；开关S3的一端与缓冲器(2)的输出V_H相连，另一端与伪反相器链(4)的输入V_LS相连；开关S4的一端与缓冲器(2)的输出V_L相连，另一端与伪反相器链(4)的输入V_LS相连；开关S3和开关S4分别由伪反相器链(4)的输出φ和输出控制；所述伪反相器链(4)由四级伪反相器组成；第一级伪反相器INV1的输入与多路选择器(3)的输出V_LS相连；第二级伪反相器INV2的输入与第一级伪反相器INV1的输出相连；第三级伪反相器INV3的输入与第二级伪反相器INV2的输出相连；第四级伪反相器INV4的输入与第三级伪反相器INV3的输出相连；第三级伪反相器的输出为φ，第四级伪反相器的输出为