[发明专利]一种应用于闪存的基于等差校验矩阵的LDPC码译码器

摘要

本发明公开了一种属于非易失性存储器中的纠错编码领域的LDPC码译码器。本发明根据NAND闪存纠错编码所需求的译码器码率高、吞吐率高的特点，基于等差准循环LDPC码的校验矩阵，采取了按列分组的最小和译码算法。本发明的有益效果为：基于等差准循环LDPC码的校验矩阵的性质，通过避免桶形移位器的使用，降低了译码器的面积；通过增加等差准循环LDPC码子矩阵的维度，提高了译码器的吞吐率；通过本译码器对1‑bit硬信息软译码和2‑bit软信息软译码的兼容使用，降低了闪存的平均读写次数，提高了闪存的使用寿命。

主权项

一种应用于闪存的基于等差校验矩阵的LDPC码译码器，其特征在于：本译码器使用的码型基于等差准循环LDPC码，并对其校验矩阵作了矩阵扩展操作；本译码器使用的译码算法是按列分组的最小和译码算法，按列分组的宽度为等差准循环LDPC码子矩阵的维度；具体包括输入数据存储器、变量节点单元、校验节点单元、定偏移移位器、选择器、寄存器、存储器、输出数据存储器和符号存储器；输入译码器的信道信息首先存放于输入数据存储器中；开始译码后，变量节点单元接收输入数据存储器中的信道信息和寄存器中存储的C2V信息，并计算出更新后的V2C信息；变量节点单元同时还计算了当前变量节点所连接的校验节点是否满足校验，且其结果将用于提前终止译码；变量节点单元将更新后的V2C信息的符号位存入符号存储器，用于计算下一次迭代中的C2V信息；变量节点单元更新结束后，校验节点单元接收更新后的V2C信息和符号存储器中存储的上次迭代中的C2V符号位信息，并计算出更新后的C2V信息；校验节点单元更新结束后，更新后的C2V信息送入定偏移移位器中移位；移位结束后，移位后的C2V信息通过选择器分配到寄存器以及存储器中；当所有列的消息都被更新过一次，我们称按列分组的最小和译码算法完成了一次迭代，并令迭代次数自加1；如果译码器在规定的迭代次数内完成了译码，译码器将提前终止迭代，把结果输出到输出数据存储器，并宣告译码成功；反之，如果译码器在达到最大的迭代次数后仍未完成译码，译码器将终止迭代，并宣告译码失败。