[发明专利]应用于SM4与Camellia密码算法的可重构S盒电路结构

摘要

本发明提供的应用于SM4密码算法和Camellia密码算法的可重构S盒电路结构，包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，选择器1和选择器2均为二选一选择器。本发明通过复用复合域乘法逆单元方式，实现SM4S盒运算和Camellia S盒运算的可重构功能，且复合域乘法逆的复用可以大大减少了电路面积，同时，合成矩阵结构有利于电路优化效率的提高，从而进一步减少电路面积。

主权项

一种应用于SM4密码算法和Camellia密码算法的可重构S盒电路结构，其特征在于，包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，所述选择器1和选择器2均为二选一选择器；所述的合成矩阵乘法单元1的输入端与字节数据输入端口相连接；合成矩阵乘法单元1的输出端PS、输出端PC分别与常数加单元1的输入端、常数加单元2的输入端一一对应连接；所述的常数加单元1的输出端和常数加单元2的输出端均与选择器1的输入端连接；所述的选择器1的输出端与复合域乘法逆单元的输入端相连接；所述的复合域乘法逆单元的输出端与合成矩阵乘法单元2的输入端相连接；所述的合成矩阵乘法单元2的输出端PS、输出端PC分别与常数加单元3的输入端、常数加单元4的输入端一一对应连接；所述的常数加单元3的输出端和常数加单元4的输出端均与选择器2输入端连接；所述的选择器2的输出端与字节数出端口相连接；所述的选择器1和选择器2的选择端与控制信号输入端口相连接；所述的应用于SM4密码算法和Camellia密码算法的可重构S盒电路结构有两个工作模式：SM4 S盒工作模式和Camellia S盒工作模式；在选择信号的控制下，选择器1和选择器2分别选择不同的信号通道，从而实现不同的工作模式：在SM4 S盒工作模式下，选择器1输出常数加单元1的运算结果，选择器2输出常数加单元3的运算结果；在Camellia S盒工作模式下，选择器1输出常数加单元2的运算结果，选择器2输出常数加单元4的运算结果；所述的选择信号由控制信号输入端口输入。