[发明专利]使用PECVD沉积保形和低湿蚀刻速率的封装层的方法在审
申请号: | 201710317048.9 | 申请日: | 2017-05-08 |
公开(公告)号: | CN107393809A | 公开(公告)日: | 2017-11-24 |
发明(设计)人: | 阿希尔·辛格哈尔;魏鸿吉;毛伊莎;巴特·J·范施拉芬迪克 | 申请(专利权)人: | 朗姆研究公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/67;H01J37/32 |
代理公司: | 上海胜康律师事务所31263 | 代理人: | 樊英如,邱晓敏 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了使用PECVD沉积保形和低湿蚀刻速率的封装层的方法,具体提供了沉积具有低氢含量的保形、致密的含硅膜的方法。所述方法包括在将衬底暴露于含硅前体和反应物同时对等离子体施以脉冲,以促进主要基于自由基的脉冲等离子体增强化学气相沉积方法,以沉积保形含硅膜。所述方法还包括周期性地进行后处理操作,由此,对于使用脉冲等离子体PECVD沉积的每约20埃至50埃的膜,将沉积的膜暴露于惰性等离子体以致密化并降低沉积的膜中的氢含量。 | ||
搜索关键词: | 使用 pecvd 沉积 低湿 蚀刻 速率 封装 方法 | ||
【主权项】:
一种处理容纳在处理室中的衬底的方法,所述方法包括:在低于约400℃的衬底温度下将含硅前体和反应物引入所述处理室;在引入所述含硅前体和所述反应物的同时点燃第一等离子体并对第一等离子体施以脉冲以产生自由基物质,以在所述衬底上形成含硅膜;以及在形成所述含硅膜之后,执行后处理操作,所述后处理操作包括:停止所述含硅前体的流和所述反应物的流;将后处理气体引入所述处理室;以及点燃第二等离子体以处理所述含硅膜,其中在对所述第一等离子体的所述施以脉冲期间的每个脉冲的持续时间介于约0.02ms和约5ms之间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于朗姆研究公司,未经朗姆研究公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710317048.9/,转载请声明来源钻瓜专利网。
- 上一篇:制造半导体器件的方法和裸芯片
- 下一篇:低温外延方法及设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造