[发明专利]一种横向绝缘栅双极型晶体管

摘要

本发明属于半导体功率器件技术领域，具体的说是涉及一种横向绝缘栅双极型晶体管。本发明通过在传统横向绝缘栅双极型晶体管的基础上，在器件表面沿沟道长度方向刻蚀沟槽形成三维结构，形成具有三维结构的横向绝缘栅双极型晶体管；同时在器件三维漂移区表面形成多晶二极管并在集电极附近集成三维PMOS和齐纳二极管。本发明结构具有比传统LIGBT更低的正向导通压降并在导通过程中不存在负阻现象，同时具有更高的器件击穿电压，更快的关断速度和更低的关断损耗。

主权项

1.一种横向绝缘栅双极型晶体管，其半元胞结构包括从下至上依次层叠设置的衬底(1)、绝缘层(2)和第一N型低掺杂区(3)；其特征在于，沿器件纵向方向，所述第一N型低掺杂区(3)为二级阶梯状，定义第二级阶梯的垂直高度大于第一级阶梯，所述第一N型低掺杂区(3)上层两侧分别具有P型体区(4)和N型缓冲区(7)，沿器件纵向方向，所述P型体区(4)和N型缓冲区(7)均为二级阶梯状；在第一N型低掺杂区(3)第二级阶梯和P型体区(4)及N型缓冲区(7)第二级阶梯之间具有第二N型低掺杂区(150)；所述P型体区(4)上层具有相互并列设置的P+接触区(6)和N+发射区(5)，其中N+发射区(5)位于靠近N型缓冲区(7)的一侧，所述P+接触区(6)和N+发射区(5)均为二级阶梯状；所述P+接触区(6)和部分N+发射区(5)上表面具有发射极金属电极(130)，所述发射极金属电极(130)为二级阶梯状；所述P型体区(4)上表面具有第一栅极结构，所述第一栅极结构由第一栅介质层(110)和位于第一栅介质层(110)上表面的第一多晶硅栅电极(120)构成，沿器件纵向方向，所述第一栅介质层(110)的下表面依次与第一N型低掺杂区(3)第一阶梯的上表面和第二N型低掺杂区(150)的上表面接触，第一栅介质层(110)的下表面还与部分N+发射区(5)的上表面接触，第一多晶硅栅电极(120)的上表面是水平面；所述N型缓冲区(7)中具有P型集电区(8)、高掺杂N+区(9)和高掺杂P+区(10)，高掺杂N+区(9)和高掺杂P+区(10)相互接触且高掺杂N+区(9)位于靠近P型体区(4)的一侧；所述P型集电区(8)、高掺杂N+区(9)和高掺杂P+区(10)均为二级阶梯状；所述P型集电区(8)上表面远离P型体区(4)一侧具有集电极金属电极(131)，所述集电极金属电极(131)为二级阶梯状；所述高掺杂N+区(9)和高掺杂P+区(10)的上表面具有金属电极(132)，所述金属电极(132)为二级阶梯状；所述N型缓冲区(7)的上表面具有第二栅极结构，所述第二栅极结构由第二栅介质层(111)和位于第二栅介质层(111)上表面的第二多晶硅电极(124)构成，沿器件纵向方向，所述第二栅介质层(111)的下表面依次与第一N型低掺杂区(3)第一阶梯的上表面和第二N型低掺杂区(150)的上表面接触，第二栅介质层(111)的下表面还与部分P型集电区(8)和高掺杂P+区(10)的上表面接触，第二多晶硅电极(124)的上表面是水平面；在所述P型体区(4)和N型缓冲区(7)之间的器件上表面具有介质层(112)，沿器件纵向方向，所述介质层(112)的下表面依次与第一N型低掺杂区(3)第一阶梯的上表面和第二N型低掺杂区(150)的上表面接触，所述介质层(112)的下表面还与部分N型缓冲区(7)的上表面接触；所述介质层(112)上表面具有多晶硅P+区(121)、P型区(122)和N+区(123)，其中P型区(122)位于多晶硅P+区(121)和N+区(123)之间并相互连接形成多晶硅二极管，P+区(121)位于靠近P型体区(4)的一侧，N+区(123)位于靠近N型缓冲区(7)一侧，沿器件纵向方向，多晶硅P+区(121)、P型区(122)和N+区(123)的上表面是水平面；所述发射极金属电极(130)与多晶硅P+区(121)之间电气连接，所述N+区(123)与第二多晶硅电极(124)之间电气连接并且所述N+区(123)与第二多晶硅电极(124)通过齐纳二极管(140)与集电极金属(131)之间电气连接，其中齐纳二极管(140)的阴极接集电极金属(131)，齐纳二极管(140)的阳极接N+区(123)与第二多晶硅电极(124)。