[发明专利]用于集成电路本体偏置的方法和电路有效
| 申请号： | 201710337951.1 | 申请日： | 2017-05-15 |
| 公开（公告）号： | CN108075754B | 公开（公告）日： | 2021-09-14 |
| 发明（设计）人： | F·卡绍;V·于阿尔 | 申请（专利权）人： | 意法半导体（克洛尔2）公司;意法半导体有限公司 |
| 主分类号： | H03K17/284 | 分类号： | H03K17/284;H03K17/693 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;张昊 |
| 地址： | 法国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及用于集成电路本体偏置的方法和电路，例如，一种集成电路，包括：多个电路域(102，104，106，108)，每个电路域包括：多个晶体管器件，这些晶体管器件定位在p型阱和n型阱(P，N)之上，这些晶体管器件限定该电路域的一个或多个数据路径；监测电路(116)，该监测电路被适配成用于检测该电路域的这些数据路径中的至少一个数据路径的松弛时间何时降至阈值水平以下并且用于基于该检测在输出线上生成输出信号；以及偏置电路(110)，该偏置电路被适配成用于修改该电路域的该n型和/或p型阱的偏置电压。 | ||
| 搜索关键词： | 用于 集成电路 本体 偏置 方法 电路 | ||
【主权项】：
1.一种集成电路，包括：多个电路域(102，104，106，108)，每个电路域包括：-多个晶体管器件，所述多个晶体管器件定位在p型阱和n型阱(P，N)之上，所述晶体管器件限定所述电路域的一个或多个数据路径；-监测电路(116)，所述监测电路被适配成用于检测所述电路域的所述数据路径中的至少一个数据路径的松弛时间何时降至阈值水平以下并且用于基于所述检测在输出线上生成输出信号；以及-偏置电路(110)，所述偏置电路被适配成用于修改所述电路域的所述n型和/或p型阱的偏置电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体（克洛尔2）公司;意法半导体有限公司，未经意法半导体（克洛尔2）公司;意法半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710337951.1/，转载请声明来源钻瓜专利网。
- 上一篇：射频开关电路
- 下一篇：一种开关电容电路及其控制方法
