[发明专利]半导体器件及其制造方法有效
| 申请号： | 201710344093.3 | 申请日： | 2017-05-16 |
| 公开（公告）号： | CN108878529B | 公开（公告）日： | 2021-11-26 |
| 发明（设计）人： | 张冬平;王智东;潘亚武 | 申请（专利权）人： | 中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/417;H01L29/06 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 300385 天津市西青*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件及其制造方法，通过在第一侧墙的侧壁以及第一侧墙底部的半导体衬底的部分侧壁上形成第二侧墙，从而可以避免金属栅极叠层结构到源/漏区间的缺陷穿通问题，避免栅极到源/漏区的漏电，通过第二侧墙和第一侧墙的厚度叠加，可以增加栅极到源/漏区之间的绝缘层厚度，避免栅极诱导漏电，提高器件可靠性。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：提供半导体衬底，在所述半导体衬底表面上依次形成伪栅极层和具有栅极图案的图形化掩膜层；以所述图形化掩膜层为掩膜，至少对所述伪栅极层进行刻蚀，以形成伪栅极；在所述伪栅极的侧壁上形成第一侧墙；以所述第一侧墙和所述伪栅极为掩膜，刻蚀部分厚度的所述半导体衬底；在所述第一侧墙的侧壁上以及所述第一侧墙底部的半导体衬底部分侧壁上形成第二侧墙；至少去除所述第二侧墙所围区域中的伪栅极，形成栅极开口；在所述栅极开口中依次形成高K栅介质层以及金属栅电极层，以形成金属栅极叠层结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710344093.3/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构及其形成方法
- 下一篇：用于限定垂直晶体管器件中的沟道区的方法
- 同类专利
- 专利分类
