[发明专利]CRC‑32算法在USB3.0数据包中的实现方法在审
| 申请号： | 201710345847.7 | 申请日： | 2017-08-20 |
| 公开（公告）号： | CN107231213A | 公开（公告）日： | 2017-10-03 |
| 发明（设计）人： | 孙磊;杨康 | 申请（专利权）人： | 安徽大学 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 230601 安徽省*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | CRC‑32算法在USB3.0数据包中的实现方法。现有并行查表CRC算法中CRC校验的运算速度低。本发明CRC‑32算法在USB3.0数据包中的实现方法通过以下步骤实现确定USB中的CRC校验规则与USB3.0数据包结构；确定USB3.0协议中CRC‑32校验生成的多项式；以CRC串行比特算法为基础来推导递推并行CRC‑32算法；使用Verilog硬件编程语言验证递推并行CRC‑32算法的正确性。与现有查表并行CRC算法相比节省了存储余数表的空间，省略了查表时间，提高了运算速度，克服了串行算法数据吞吐率低的不足，提高了运行效率。 | ||
| 搜索关键词： | crc 32 算法 usb3 数据包 中的 实现 方法 | ||
【主权项】：
一种CRC‑32算法在USB3.0数据包中的实现方法，其特征是：所述的CRC‑32算法在USB3.0数据包中的实现方法通过以下步骤实现：步骤一、确定USB中的CRC校验规则与USB3.0数据包结构；步骤二、确定USB3.0协议中CRC‑32校验生成的多项式；步骤三、以CRC串行比特算法为基础来推导递推并行CRC‑32算法；步骤四、使用Verilog硬件编程语言验证递推并行CRC‑32算法的正确性。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽大学，未经安徽大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710345847.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种时钟同步方法及系统
- 下一篇：基于GAMP算法的相位噪声补偿抑制方法
