[发明专利]基于SDR的面向物联网的ASIP架构及设计方法在审
| 申请号： | 201710350184.8 | 申请日： | 2017-05-17 |
| 公开（公告）号： | CN107357561A | 公开（公告）日： | 2017-11-17 |
| 发明（设计）人： | 吴晨健;缪磊磊 | 申请（专利权）人： | 苏州大学 |
| 主分类号： | G06F9/44 | 分类号： | G06F9/44;G06F17/50;G06F3/06 |
| 代理公司： | 苏州市中南伟业知识产权代理事务所(普通合伙)32257 | 代理人： | 杨慧林 |
| 地址： | 215000 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于SDR的面向物联网的ASIP架构及对该架构的设计方法。其中所述架构基于SIMD和VLIW内核，为多核异构，包括运算单元、寄存器文件、内存访问单元、存储子系统以及用于各单元数据交互的可重构的片上网络；所述运算单元包括浮点乘加单元、实数除法单元、定点乘加单元、复数算术逻辑单元以及CORDIC算法单元。本发明结合低功耗的无线多模基带平台，提出了一个多核异构面向物联网数字信号专用指令集处理器(ASIP)的架构，该架构通过高级ASIP建模语言来实现，并结合先进的半导体工艺，对芯片的面积性能和功耗进行了量化评估，具有高效、高精度的优点。 | ||
| 搜索关键词： | 基于 sdr 面向 联网 asip 架构 设计 方法 | ||
【主权项】：
一种基于SDR的面向物联网的ASIP架构，其特征在于，所述架构为基于SIMD和VLIW内核的多核异构架构，包括运算单元、寄存器文件、内存访问单元、存储子系统以及用于各单元数据交互的可重构的片上网络；所述运算单元包括浮点乘加单元、实数除法单元、定点乘加单元、复数算术逻辑单元以及CORDIC算法单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州大学，未经苏州大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710350184.8/，转载请声明来源钻瓜专利网。
- 上一篇：交互处理方法及装置
- 下一篇：一种信息填充方法、装置及客户端
