[发明专利]一种宽输入范围高电源抑制比的带隙基准电压源

摘要

一种宽输入范围高电源抑制比的带隙基准电压源，包括电压预调节电路和带隙基准核电路，电压预调节电路产生一个低温漂、高电源抑制比的预调节电压Vreg对带隙基准核电路进行供电，带隙基准核电路包括启动电路、负温度系数电流ICTAT产生电路、正温度系数电流IPTAT产生电路和非线性电流INL产生电路，非线性电流INL产生电路用于补偿负温度系数电流ICTAT产生电路中的高阶温度分量，通过叠加电流ICTAT、IPTAT、INL并由电流‑电压转换电路得到近似零温度系数的基准电压Vref。

主权项

一种宽输入范围高电源抑制比的带隙基准电压源，其特征在于：包括电压预调节电路和带隙基准核电路，电压预调节电路包括第一启动电路、偏置及基准电压产生电路和运算放大器电路，第一启动电路的输出连接偏置及基准电压产生电路，偏置及基准电压产生电路的输出连接运算放大器电路，运算放大器电路输出预调节电压Vreg对带隙基准核电路进行供电，同时运算放大器电路的输出还反馈至运算放大器电路的输入端，以提高偏置及基准电压产生电路产生的低温漂电压源的电源抑制性能；带隙基准核电路包括第二启动电路、负温度系数电流ICTAT及正温度系数电流IPTAT产生电路、非线性电流INL产生电路和电流电压转换电路，第二启动电路的输出分别连接负温度系数电流ICTAT及正温度系数电流IPTAT产生电路和非线性电流INL产生电路，负温度系数电流ICTAT及正温度系数电流IPTAT产生电路的输出及非线性电流INL产生电路的输出经过电流电压转换电路叠加后转换成基准电压Vref输出，其中：电压预调节电路中：第一启动电路包括PMOS管P1、PMOS管P2及电容Cst1；PMOS管P1和P2的源极均连接电源VDD，PMOS管P1的漏极分别与PMOS管P2的栅极和电容Cst1的一端连接在一起，电容Cst1的另一端连接地；偏置及基准电压产生电路包括PMOS管P3、PMOS管P4，NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4及电阻R1；PMOS管P3和P4的源极连接电源VDD，PMOS管P3的栅极与PMOS管P4的栅极互连并与PMOS管P3的漏极、NMOS管N1的漏极以及第一启动电路中PMOS管P1的栅极连接在一起，NMOS管N1的栅极与NMOS管N2的栅极互连并与NMOS管N2的漏极、PMOS管P4的漏极以及第一启动电路中PMOS管P2的漏极连接在一起，NMOS管N1的源极连接NMOS管N3的漏极，NMOS管N2的源极分别与电阻R1的一端和NMOS管N4的栅极连接，电阻R1的另一端分别与NMOS管N3的栅极和NMOS管N4的漏极连接，NMOS管N3和N4的源极均接地；运算放大器电路设有两级运算放大器，包括PMOS管P5、PMOS管P6、PMOS管P7、NMOS管N5、NMOS管N6、NMOS管N7、电阻R2和R3以及电容CM1，其中PMOS管P5、PMOS管P6、NMOS管N5、NMOS管N6、NMOS管N7构成第一级双端输入单端输出差分放大器，PMOS管P7构成第二级共源放大器，电阻R2和R3为反馈网络，将第二级共源放大器的输出反馈至第一级双端输入单端输出差分放大器的同相输入端，电容CM1为密勒补偿电容；PMOS管P5、P6、P7的源极连接电源VDD，PMOS管P5的栅极与PMOS管P6的栅极互连并连接PMOS管P6的漏极和NMOS管N6的漏极，PMOS管P5的漏极与NMOS管N5的漏极互连并连接PMOS管P7的栅极和电容CM1的一端，电容CM1的另一端连接PMOS管P7的漏极和电阻R2的一端，电阻R2的另一端与电阻R3的一端互连并连接NMOS管N6的栅极，NMOS管N5的栅极与NMOS管N7的栅极互连并连接偏置及基准产生电路中NMOS管N2的源极，NMOS管N5的源极与NMOS管N6的源极互连并连接NMOS管N7的漏极，NMOS管N7的源极和电阻R3的另一端均接地，PMOS管P7的漏极为运算放大器电路的输出端同时也是电压预调节电路的输出端，输出预调节电压Vreg；带隙基准核电路中：第二启动电路包括PMOS管P8、PMOS管P9及电容Cst2，PMOS管P8和P9的源极连接电压预调节电路输出的预调节电压Vreg，PMOS管P8的漏极连接PMOS管P9的栅极和电容Cst2的一端，电容Cst2的另一端连接地；负温度系数电流ICTAT及正温度系数电流IPTAT产生电路包括PMOS管P10、PMOS管P11、PMOS管P12、PMOS管P13、PMOS管P14、PMOS管P15、NMOS管N8、NMOS管N9、NMOS管N10，PNP三极管Q1、PNP三极管Q2，电阻R4、电阻R5、电阻R6和电容CM2；PMOS管P10、P11、P12、P15的源极均连接电压预调节电路输出的预调节电压Vreg，PMOS管P10、P11、P12、P15的栅极互连并与第二启动电路中PMOS管P8的栅极连接，PMOS管P12的漏极连接PMOS管P13的源极和PMOS管P14的源极，PMOS管P13的栅极与PMOS管P10的漏极、PNP三极管Q1的发射极、电阻R4的一端以及第二启动电路中PMOS管P9的漏极连接在一起，PMOS管P14的栅极与PMOS管P11的漏极、电阻R5的一端以及电阻R6的一端连接在一起，电阻R6的另一端连接PNP三极管Q2的发射极，NMOS管N8的栅极与NMOS管N9的栅极互连并连接NMOS管N8的漏极和PMOS管P13的漏极，PMOS管P14的漏极与NMOS管N9的漏极、NMOS管N10的栅极以及电容CM2的一端连接在一起，电容CM2的另一端与PMOS管P15的漏极和NMOS管N10的漏极连接在一起，PNP三极管Q1的基极和集电极、PNP三极管Q2的基极和集电极、NMOS管N8、N9及N10的源极、电阻R4的另一端以及电阻R5的另一端均接地；非线性电流INL产生电路包括PMOS管P16、PMOS管P17、PMOS管P18、NMOS管N11、PMOS管N12、PMOS管N13、PMOS管N14及电阻R7；PMOS管P16的源极、PMOS管P17的源极和PMOS管P18的源极均连接电压预调节电路输出的预调节电压Vreg，PMOS管P16的栅极连接第二启动电路中PMOS管P9的栅极，PMOS管P16的漏极与PMOS管P17的漏极、NMOS管N11的漏极和栅极以及NMOS管N12的栅极连接在一起，PMOS管P17的栅极与PMOS管P18的栅极互连并连接PMOS管P18的漏极和NMOS管N12的漏极，NMOS管N11的源极连接NMOS管N13的栅极和漏极，NMOS管N12的源极通过电阻R7连接NMOS管N14的栅极和漏极，NMOS管N13的源极及NMOS管N14的源极均接地；电流电压转换电路包括PMOS管P19、PMOS管P20及电阻R8，PMOS管P19的源极和PMOS管P20的源极均连接电压预调节电路输出的预调节电压Vreg，PMOS管P19的栅极连非线性电流INL产生电路中PMOS管P18的栅极，PMOS管P20的栅极连接负温度系数电流ICTAT及正温度系数电流IPTAT产生电路中PMOS管P11的栅极，PMOS管P19的漏极与PMOS管P20的漏极以及电阻R8的一端连接在一起并作为带隙基准电压源的输出端，输出基准电压Vref，电阻R8的另一端接地。