[发明专利]解决双核内存芯片长线甩线和搭线问题的方法在审
| 申请号： | 201710368976.8 | 申请日： | 2017-05-23 |
| 公开（公告）号： | CN107146764A | 公开（公告）日： | 2017-09-08 |
| 发明（设计）人： | 徐新建;刘小俊;张力;洪嘉 | 申请（专利权）人： | 沛顿科技（深圳）有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60 |
| 代理公司： | 东莞市中正知识产权事务所(普通合伙)44231 | 代理人： | 徐康 |
| 地址： | 518000 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及解决双核内存芯片长线甩线和搭线问题的方法，所述方法为在双核内存芯片的上层晶粒Dram2的左端和右端各增加一颗微米镜面假片，分别为Mirror Die1和Mirror Die2，金丝接入微米镜面假片，使得金丝穿过Mirror Die1进入上层晶粒Dram2，在从上层晶粒Dram2中穿过Mirror Die2，从而缩短金丝长度；在所述的微米镜面假片和上层晶粒Dram2之间通过FOW果冻胶连接，使得金丝镶嵌在FOW果冻胶中，加热FOW果冻胶以固化金丝；加热FOW果冻胶后，金丝被固化在FOW果冻胶中，并在多根金丝之间形成绝缘层；本发明解决了双核内存芯片长线的甩线和搭线问题，并通过可靠性验证，低于市面上其他的方案成本，方案的成本增加仅仅10%，并且避免使用现存的点胶设计产生的内部空洞。 | ||
| 搜索关键词： | 解决 内存 芯片 长线 搭线 问题 方法 | ||
【主权项】：
解决双核内存芯片长线甩线和搭线问题的方法，其特征在于：所述方法为：在双核内存芯片的上层晶粒Dram2的左端和右端各增加一颗微米镜面假片，分别为Mirror Die1和Mirror Die2，金丝接入微米镜面假片，使得金丝穿过Mirror Die1进入上层晶粒Dram2，在从上层晶粒Dram2中穿过Mirror Die2，从而缩短金丝长度；在所述的微米镜面假片和上层晶粒Dram2之间通过FOW果冻胶连接，使得金丝镶嵌在FOW果冻胶中，加热FOW果冻胶以固化金丝；加热FOW果冻胶后，金丝被固化在FOW果冻胶中，并在多根金丝之间形成绝缘层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于沛顿科技（深圳）有限公司，未经沛顿科技（深圳）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710368976.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
