[发明专利]一种基于SPI总线的驱动控制方法

摘要

本发明公开了一种基于SPI总线的驱动控制方法，属于SPI总线驱动控制技术领域，本发明通过引入串行数据使能控制方式实现从设备任意多的串行一路转多路控制方式以及主从设备串行转并行通信中任意多的RAM地址位选择以及任意多RAM数据位的传输存储控制；相对于现有的PCI总线控制方式，本发明的外围总线数量少，控制简单，硬件成本低，开发难度小，同时功能稳定；本发明适用于在速度要求不高但是数据传输量比较大，或者需要大量SPI选择输出的驱动控制模式；相对于传统的SPI控制，扩展性和灵活性更高，同时可兼容更多的SPI从路控制。

主权项

1.一种基于SPI总线的驱动控制方法，其特征在于：采用一种基于SPI总线的驱动控制装置，其主要由CPU主控制器和多从机设备组成，多从机设备主要由多从路SPI输出模块和并行传输模块组成，并行传输模块主要由RAM地址传输模块和RAM数据传输模块组成；CPU主控制器的输出主控制线主要由LA、LB、LC、LLATCH、SCK以及MOSI五线组成，其中LC、LB、LA为SPI功能选择数据线，均默认为高电平；LC、LB、LA，被配置为用于通过其不同电平选择分别实现从机设备选择功能、多从路SPI写控制、并行传输寄存器地址选择和并行传输寄存器数据传输功能；LLATCH为信号锁存控制线，被配置为用于进行信号的触发锁存；SCK与MOSI分别为SPI总线对应的时钟和数据输出端；所述的基于SPI总线的驱动控制方法，包括如下步骤：步骤1：一路转多从路SPI写数据；具体包括如下步骤：步骤1.1：CPU主控制器通过SCK和MOSI发送SPI时钟和数据，对多从机设备进行选择，从机设备对主控制器发送的数据通过LLATCH锁存后，通过SPI功能选择数据线LC:LB:LA＝000b进行从机设备选择，如果对应的从机设备的地址与CPU主控制器的MOSI数据线发送的数据相同，则此从机设备被选中，开始进行一路转多从路SPI传输；步骤1.2：选定从机设备后，CPU主控制器通过SCK和MOSI发送SPI时钟和数据，对多从路SPI输出模块中的从路SPI输出路径进行选择，从机设备对CPU主控制器发送的数据通过LLATCH锁存后，通过SPI功能选择数据线LC:LB:LA＝001b进行从路SPI输出路径选择，如果对应的从路地址与CPU主控制器的MOSI数据线发送的数据相同，则此从路SPI输出路径被选中，开始进行SPI写数据；步骤1.3：选定从路SPI输出路径之后，CPU主控制器通过SCK和MOSI发送SPI时钟和数据，进行从路的SPI数据写入过程；步骤2：串行转并行数据传输；步骤2.1：CPU主控制器通过SCK和MOSI发送SPI时钟和数据，对多从机设备进行选择，从机设备对CPU主控制器发送的数据通过LLATCH锁存后，通过SPI功能选择数据线LC:LB:LA＝000b进行从机设备选择，如果对应的从机设备的地址与CPU主控制器的MOSI数据线发送的数据相同，则此从机设备被选中，开始进行串行转并行数据传输；步骤2.2：选定从机设备后，CPU主控制器通过SCK和MOSI发送SPI时钟和数据，进行并行传输模块中RAM地址选择，从机设备对CPU主控制器发送的数据通过LLATCH锁存后，通过SPI功能选择数据线LC:LB:LA＝011b进行并行传输RAM地址选择，如果RAM地址与CPU主控制器的MOSI数据线发送的数据相同，则此RAM地址被选中，CPU主控制器开始向该RAM地址中写数据；步骤2.3：RAM地址选定后，CPU主控制器通过SCK和MOSI发送SPI时钟和数据，进行并行传输模块中RAM数据的写入过程，从机设备对CPU主控制器发送的数据通过LLATCH锁存后，通过SPI功能选择数据线LC:LB:LA＝100b进行并行传输RAM寄存器写数功能。