[发明专利]半导体存储元件的制造方法有效

专利信息
申请号: 201710383671.4 申请日: 2017-05-26
公开(公告)号: CN108962904B 公开(公告)日: 2020-07-14
发明(设计)人: 杨政达;蒋汝平 申请(专利权)人: 华邦电子股份有限公司
主分类号: H01L27/11531 分类号: H01L27/11531;H01L27/11551;H01L27/11521
代理公司: 北京同立钧成知识产权代理有限公司 11205 代理人: 马雯雯;臧建明
地址: 中国台湾台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体存储元件的制造方法,其步骤如下。提供具有第一区、第二区以及第三区的衬底。在第一区上形成第一堆叠结构。在第二区上形成第二堆叠结构。在第三区上形成第三堆叠结构。在衬底上形成第一掩膜层,以覆盖第三堆叠结构。进行第一离子注入工艺,使得第二堆叠结构的第二浮置栅极与第二控制栅极的导电型态转变为第一导电型。在衬底上形成第二掩膜层,以覆盖第一堆叠结构与第二堆叠结构。进行第二离子注入工艺,使得第三堆叠结构的第三浮置栅极与第三控制栅极的导电型态转变为第二导电型。
搜索关键词: 半导体 存储 元件 制造 方法
【主权项】:
1.一种半导体存储元件的制造方法,包括:提供衬底,所述衬底具有第一区、第二区以及第三区;在所述第一区上形成第一堆叠结构,其中所述第一堆叠结构依序包括第一栅介电层、第一浮置栅极、第一栅间介电层以及第一控制栅极;在所述第二区上形成第二堆叠结构,其中所述第二堆叠结构依序包括第二栅介电层、第二浮置栅极、第二栅间介电层以及第二控制栅极;在所述第三区上形成第三堆叠结构,其中所述第三堆叠结构依序包括第三栅介电层、第三浮置栅极、第三栅间介电层以及第三控制栅极;在所述衬底上形成第一掩膜层,以覆盖所述第三堆叠结构;进行第一离子注入工艺,使得所述第二浮置栅极以及所述第二控制栅极的导电型态转变为第一导电型;移除所述第一掩膜层并于所述衬底上形成第二掩膜层,以覆盖所述第一堆叠结构与所述第二堆叠结构;以及进行第二离子注入工艺,使得所述第三浮置栅极以及所述第三控制栅极的导电型态转变为第二导电型。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710383671.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code