[发明专利]PBKDF2密码算法加速方法及所用装置

摘要

本发明公开了一种PBKDF2密码算法加速装置，包括由FPGA与通用CPU组成的CPU+FPGA异构系统。本发明还同时提供了一种PBKDF2密码算法加速方法，该方法包含以下步骤：1)、初始化：将预计算部分和在执行PBKDF2算法循环体之前的部分在CPU中进行计算，并将计算结果通过总线接口传输至FPGA；2)、循环：将PBKDF2算法中计算密集的循环体部分放置在FPGA上，利用优化手段提升FPGA上的加速效果以及资源利用效率，并将计算结果通过总线接口传输至CPU；3)、校验：读取FPGA加速计算后得到的结果数据，并执行运算结果汇总以及校验值计算判定。

主权项

1.PBKDF2密码算法加速装置，包括由FPGA(1)与通用CPU(2)组成的CPU+FPGA异构系统，其特征是：/n所述CPU(2)与FPGA(1)通过总线接口相连接；/n所述CPU(2)用于对输入的口令进行预计算，并将预计算结果处理后通过总线接口传输至FPGA(1)，以及用于读取并校验所述FPGA(1)加速计算后得到的结果数据；/n所述FPGA(1)用于读取CPU(2)预计算的计算结果，并加速计算PBKDF2算法的循环体，将得到的结果数据通过总线接口传输至CPU(2)；/n所述FPGA(1)包含至少一个的用于PBKDF2算法中循环部分加速计算的IP核(11)；/nFPGA(1)中的单个循环部分的IP核(11)包括分组循环流水部分(111)、双BRAM输送存储数据部分(112)和分组交错处理部分(113)，所述分组交错处理部分(113)分别与分组循环流水部分(111)和双BRAM输送存储数据部分(112)连接：/n所述分组循环流水部分(111)用于将PBKDF2中运算次数最多的核心函数进行流水，并在数据进行分组后，将分组数据输入循环流水线进行计算；/n所述双BRAM输送存储数据部分(112)用于存储和传输循环部分每组数据中不随运算改变的固定参数、随着运算过程改变的过程参数以及输出参数；/n所述分组交错处理部分(113)用于将从CPU预计算处理后传来的两组不同的数据分别存储于双BRAM输送存储数据部分(112)并从双BRAM输送存储数据部分(112)取出相应数据交错送入分组循环流水部分(111)进行计算，另外输出参数的计算也随着流水线的计算进行分组交错处理。/n