[发明专利]一种三冗余计算机同步方法在审
| 申请号： | 201710419360.9 | 申请日： | 2017-06-06 |
| 公开（公告）号： | CN107239433A | 公开（公告）日： | 2017-10-10 |
| 发明（设计）人： | 程亮;余薛浩;桂亮;粱珣;杨孔进 | 申请（专利权）人： | 上海航天控制技术研究所 |
| 主分类号： | G06F15/173 | 分类号： | G06F15/173;G06F1/04 |
| 代理公司： | 上海信好专利代理事务所(普通合伙)31249 | 代理人： | 朱成之 |
| 地址： | 200233 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种三冗余计算机同步方法，三冗余计算机包含表决模块，以及结构完全相同的第一CPU模块、第二CPU模块和第三CPU模块，表决模块包含结构完全相同且相互独立的三个冗余表决单元，每一个表决单元都包含高精度时钟源和表决FPGA，每一个CPU模块都包含CPU板FPGA和处理器，三冗余计算机根据多时钟源动态故障诊断与切换方法实现时钟脉冲同步，然后三冗余计算机根据同一个同源时钟信号，实现计算机中软件时间基准的同步。本发明能够解决冗余计算机时钟冗余和软件同步问题，成本低，可靠性高，简单易行。 | ||
| 搜索关键词： | 一种 冗余 计算机 同步 方法 | ||
【主权项】：
一种三冗余计算机同步方法，其特征在于，三冗余计算机包含：表决模块，以及结构完全相同的第一CPU模块、第二CPU模块和第三CPU模块，表决模块包含结构完全相同且相互独立的三个冗余表决单元，每一个表决单元都包含高精度时钟源和表决FPGA，每一个CPU模块都包含CPU板FPGA和处理器，所述的同步方法包含以下步骤：步骤S1、三冗余计算机根据多时钟源动态故障诊断与切换方法实现时钟脉冲同步；步骤S2、三冗余计算机根据同一个同源时钟信号，实现计算机中软件时间基准的同步。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海航天控制技术研究所，未经上海航天控制技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710419360.9/，转载请声明来源钻瓜专利网。
- 上一篇：通信方法、装置及系统
- 下一篇：一种基于信息熵的出行周期检测方法
