[发明专利]一种高雪崩耐量的超结DMOS器件

摘要

本发明涉及功率半导体器件技术领域，具体涉及到一种高雪崩耐量的超结DMOS器件。本发明提供一种高雪崩耐量的超结DMOS器件，在现有超结DMOS器件中，通过改变超结结构第一导电类型掺杂柱区的掺杂浓度来固定超结DMOS器件的雪崩击穿点，具体的为降低超结结构第一导电类型掺杂柱区上部的掺杂浓度，使第二导电类型半导体体区附近的电场降低，并且降低超结结构第一导电类型掺杂柱下部的掺杂浓度，使第二导电类型掺杂柱区底部的电场增加。最终使得雪崩击穿电流路径避开寄生BJT的基区电阻，在超结DMOS器件发生雪崩击穿时，有效避免寄生三极管的开启，从而提高超结DMOS器件在非箝位电感负载应用中的可靠性(即抗UIS失效能力)。

主权项

1.一种高雪崩耐量的超结DMOS器件，包括金属化漏电极(1)、第一导电类型半导体掺杂衬底(2)、第一导电类型掺杂柱区(3)、第二导电类型半导体掺杂柱区(6)、多晶硅栅电极(10)、栅介质层(11)、金属化源电极(12)；金属化漏电极(1)位于第一导电类型半导体掺杂衬底(2)下表面；第一导电类型掺杂柱区(3)和第二导电类型半导体掺杂柱区(6)位于第一导电类型半导体掺杂衬底(2)上表面；第二导电类型半导体掺杂柱区(6)位于第一导电类型掺杂柱区(3)两侧；第二导电类型半导体掺杂柱区(6)顶部具有第二导电类型半导体体区(7)；第二导电类型半导体体区(7)上层具有相互独立的第一导电类型半导体掺杂源区(8)和第二导电类型半导体掺杂接触区(9)，其中第一导电类型半导体掺杂源区(8)位于靠近第一导电类型掺杂柱区(3)的一侧；所述多晶硅栅电极(10)位于第二导电类型半导体体区(7)上表面，并与第二导电类型半导体体区(7)之间通过栅介质层(11)相绝缘；所述金属化源电极(12)位于器件的最上层，金属化源电极(12)的下表面覆盖在第二导电类型半导体掺杂接触区(9)、部分第一导电类型半导体掺杂源区(8)的上表面，以及栅介质层(11)的上表面和侧面；其特征在于，所述第一导电类型掺杂柱区(3)仅在上表面和栅介质层(11)之间具有低掺杂浓度的第一导电类型掺杂区(35)，所述低掺杂浓度的第一导电类型掺杂区(35)两侧与第二导电类型半导体体区(7)接触；所述低掺杂浓度的第一导电类型掺杂区(35)是指第一导电类型掺杂区(35)的掺杂浓度小于第一导电类型半导体掺杂柱区(3)的掺杂浓度。