[发明专利]一种针对输出工作点进行失调电压校正的运算放大器有效
| 申请号： | 201710453474.5 | 申请日： | 2017-06-15 |
| 公开（公告）号： | CN107346959B | 公开（公告）日： | 2020-08-21 |
| 发明（设计）人： | 王红义;范柚攸;吴凯;周罡;曹灿 | 申请（专利权）人： | 西安华泰半导体科技有限公司 |
| 主分类号： | H03F1/34 | 分类号： | H03F1/34;H03F3/45;H03G1/00;H03G3/30 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 徐文权 |
| 地址： | 710065 陕西省西安市高*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种针对输出工作点进行失调电压校正的运算放大器，包括运算放大器模块、比较器模块、逻辑控制模块、校正逻辑模块、IIC接口和DAC模块；IIC接口与DAC模块相连，DAC模块输出端连接比较器模块的同相输入端；比较器模块的反向输入端接运算放大器模块的输出端VOUT；逻辑控制模块的输入端连接比较器模块的输出端；逻辑控制模块的输出端连接校正逻辑模块的输入端；本发明的校正失调的过程分为粗调和细调，以并联晶体管的方式进行粗调，以串联晶体管的方式进行细调，提高了校正的精度。 | ||
| 搜索关键词： | 一种 针对 输出 工作 进行 失调 电压 校正 运算放大器 | ||
【主权项】：
一种针对输出工作点进行失调电压校正的运算放大器，其特征在于，包括运算放大器模块、比较器模块、逻辑控制模块、校正逻辑模块、IIC接口和DAC模块；IIC接口与DAC模块相连，DAC模块输出端连接比较器模块的同相输入端；比较器模块的反向输入端接运算放大器模块的输出端VOUT；逻辑控制模块的输入端连接比较器模块的输出端；逻辑控制模块的输出端连接校正逻辑模块的输入端；校正逻辑模块包括四位递增计数器和七位移位寄存器；其中四位递增计数器输出信号为a0、a1、a2、a3，七位移位寄存器输出信号为b0、b1、b2、b3、b4、b5、b6；两个寄存器的输出端连接运算放大器模块，用于控制运算放大器模块内部的开关；控制校正逻辑的信号有时钟信号clk和复位信号；时钟信号clk为同步电路的时钟；复位信号在电路刚启动时将四位递增计数器和七位移位寄存器的值进行复位，使a0、a1、a2、a3初始时都输出低电平，b0、b1、b2、b3、b4、b5、b6初始时都输出高电平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安华泰半导体科技有限公司，未经西安华泰半导体科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710453474.5/，转载请声明来源钻瓜专利网。
