[发明专利]具有用于高速驱动字线的电路的相变存储器装置

摘要

本公开涉及具有用于高速驱动字线的电路的相变存储器装置。例如，该存储器装置包括驱动电路(34)，该驱动电路(34)具有：控制电路(42，44，46)；第一上拉MOSFET和第二上拉MOSFET，该第一上拉MOSFET和该第二上拉MOSFET串联连接在被设置成第一电源电压的第一电源节点和该字线之间；第一下拉MOSFET和第二下拉MOSFET，该第一下拉MOSFET和该第二下拉MOSFET串联连接在该字线与被设置成参考电势的第二电源节点之间；以及偏置MOSFET，该偏置MOSFET连接在该字线与被设置成比该第一电源电压高的第二电源电压的第三电源节点之间。该第一上拉MOSFET和该第二上拉MOSFET以及该第一下拉MOSFET和该第二下拉MOSFET具有比该偏置MOSFET的击穿电压低的击穿电压。

主权项

一种存储器装置，所述存储器装置包括包含相变材料的存储器单元(3)的阵列(2)以及至少一条字线(WL)，所述存储器装置进一步包括驱动电路(34)，所述驱动电路包括：‑控制电路(42，44，46)，所述控制电路可以被控制以在读模式或在写模式下操作；‑具有第一类型(P)沟道的第一上拉MOSFET(PM1)和第二上拉MOSFET(PM2)，所述第一上拉MOSFET和所述第二上拉MOSFET串联连接在被配置成被设置成第一电源电压(VDD_LV)的第一电源节点和所述字线之间，所述第二上拉MOSFET布置在所述第一上拉MOSFET与所述字线之间；‑具有第二类型(N)沟道的第一下拉MOSFET(NM1)和第二下拉MOSFET(NM2)，所述第一下拉MOSFET和所述第二下拉MOSFET串联连接在所述字线与被配置成被设置成参考电势的第二电源节点之间，所述第二下拉MOSFET布置在所述第一下拉MOSFET与所述字线之间；以及‑偏置MOSFET(PM3)，所述偏置MOSFET连接在所述字线与被配置成被设置成比所述第一电源电压高的第二电源电压(VDD_HV)的第三电源节点之间；其中，所述第一上拉MOSFET和所述第二上拉MOSFET以及所述第一下拉MOSFET和所述第二下拉MOSFET具有比所述偏置MOSFET的击穿电压低的击穿电压；并且其中，所述控制电路被配置成用于控制所述第一上拉MOSFET和所述第一下拉MOSFET，从而使得它们将根据指示将选择所述字线或对所述字线解除选择的输入信号(s_in)，以相对于彼此交替的方式在允许接通的状态下和在禁止接通的状态下操作；并且其中，i)当在读模式下操作时和ii)当在写模式下操作时并且在所述输入信号指示将要解除对所述字线的选择的情况下，所述控制电路被配置成用于控制所述偏置MOSFET，以便将所述字线从所述第三电源节点电解耦，并且用于控制所述第二上拉MOSFET和所述第二下拉MOSFET，使得所述第一上拉MOSFET和所述第一下拉MOSFET与所述字线电耦合；并且其中，当在写模式下操作时并且在所述输入信号指示将要选择所述字线的情况下，所述控制电路被配置成用于控制所述偏置MOSFET，以便将所述字线与所述第三电源节点电耦合，并且用于控制所述第二上拉MOSFET和所述第二下拉MOSFET，使得所述第二上拉MOSFET处于禁止接通状态并且所述第二下拉MOSFET处于允许接通状态。