[发明专利]带隙基准电压源电路

摘要

本发明公开了一种带隙基准电压源电路，主要解决现有带隙基准电路使用运算放大器引入输入失调的问题。它由耗尽型NMOS管M1‑M3、NMOS管M8‑M11、PMOS管M4‑M7、M12、晶体管Q1‑Q3及电阻R1‑R2连接组成。其中晶体管Q2、Q3的基极连在电阻R1两端，这两个晶体管与M2、M3构成两个放大器，M4和M5的漏极作为这两个放大器的输出，并与M6‑M9、M11构成的LDO稳压电路相连，形成反馈调节回路；晶体管Q1的基极与集电极上方的电阻R1的上端相连，使晶体管Q1工作在饱和区。本发明电路结构简单，避免了使用运算放大器引起的输入电压失调，提高了电源抑制比和基准电压精度，可用于模拟集成电路。

主权项

1.一种带隙基准电压源电路，包括：核心电路和启动电路，电路在上电时启动电路会驱使核心电路摆脱简并偏置点，核心电路工作后启动电路关闭，其特征在于：核心电路包括放大单元和LDO稳压单元，所述放大单元，其包括两个晶体管Q2‑Q3、两个耗尽型NMOS管M2‑M3、两个PMOS管M4‑M5；第二晶体管Q2和第三晶体管Q3的基极分别连接在第一分压电阻R1的两端，得到正温度系数特性的电压差，这两个晶体管Q2、Q3的基极和两个耗尽型NMOS管M2、M3的栅极分别连接在第一分压电阻R1的两端，这两个晶体管Q2、Q3的集电极分别与第二耗尽型NMOS管M2和第三耗尽型NMOS管M3的源极相连，这两个晶体管Q2、Q3的发射极与地相连，通过上述连接第二晶体管Q2和第二耗尽型NMOS管M2、第三晶体管Q3和第三耗尽型NMOS管M3分别构成两个共源级放大器，用于对输入的变化电压进行放大；该两个共源级放大器分别与第四PMOS管M4和第五PMOS管M5的漏极串联连接，即耗尽型NMOS管M2、M3的漏极分别与PMOS管M4、M5的漏极相连,构成全差分放大电路，这两个PMOS管M4、M5的源极连接电源线，PMOS管M4、M5的栅极相接,且第五PMOS管M5的栅极与漏极相连，该全差分放大电路的输出作为LDO稳压单元的输入；所述LDO稳压单元，其包括两个PMOS管M6‑M7、两个NMOS管M8‑M9、一个耗尽型NMOS管M1、一个晶体管Q1以及两个分压电阻R1、R2；第六PMOS管M6和第七PMOS管M7作为LDO稳压单元的输入分别与第八NMOS管M8和第九NMOS管M9串联，具体连接是第六PMOS管M6的漏极与第八NMOS管M8的漏极相连，第七PMOS管M7的漏极与第九NMOS管M9的漏极相连，同时连接耗尽型NMOS管M1的栅极，第六PMOS管M6的源极和第七PMOS管M7的源极均与电源线相连，第八NMOS管M8的源极和第九NMOS管M9的源极均与地相连，第六PMOS管M6的栅极和第五PMOS管M5的漏极相连，第七PMOS管M7的栅极和第四PMOS管M4的漏极相连，第八NMOS管M8的栅极和第九NMOS管M9的栅极相连，第九NMOS管M9的栅极与第九NMOS管M9的漏极相连；通过上述连接以控制与第一耗尽型NMOS管M1源极串联的两个分压电阻R1、R2和第一晶体管Q1的支路电流，其中第一耗尽型NMOS管M1的漏极连接电源线，分压电阻R1、R2串联，且R1的一端与第一晶体管Q1的集电极相连，R2的一端与第一耗尽型NMOS管M1的源极相连；第一分压电阻R1的两端分别与第二晶体管Q2和第三晶体管Q3的基极相连，形成反馈回路以稳定第二分压电阻R2上端的输出基准电压VREF。