[发明专利]纳米微结构的制备方法有效
申请号: | 201710476065.7 | 申请日: | 2017-06-21 |
公开(公告)号: | CN109103101B | 公开(公告)日: | 2020-09-29 |
发明(设计)人: | 陈墨;张立辉;李群庆;范守善 | 申请(专利权)人: | 清华大学;鸿富锦精密工业(深圳)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/06;B82Y40/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100084 北京市海淀区清*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
本发明涉及一种纳米微结构的制备方法,包括以下步骤:提供一基板,在基板表面设置一光刻胶掩模层,厚度为H;曝光和显影得到一图案化掩模层,该图案化掩模层包括多个条状掩模块,相邻条状掩模块的间隔为L;向基板表面沉积一第一薄膜层,厚度为D,使得沉积方向与条状掩模块的厚度方向夹角为θ |
||
搜索关键词: | 纳米 微结构 制备 方法 | ||
【主权项】:
1.一种纳米微结构的制备方法,其包括以下步骤:提供一基板,在所述基板的表面设置一光刻胶掩模层,该光刻胶掩模层的厚度为H;对该光刻胶掩模层曝光和显影得到一图案化掩模层,该图案化掩模层包括多个平行且间隔设置的条状掩模块,相邻条状掩模块的间隔距离为L,设定该图案化掩模层远离基板的表面为第一区域,该图案化掩模层相对于该光刻胶掩模层增加的表面为第二区域,相邻条状掩模块之间暴露的基板的表面为第三区域;向设置有条状掩模块的基板表面沉积一第一薄膜层,该第一薄模层的厚度为D,并使得沉积方向与条状掩模块的厚度方向夹角为θ1,且θ1
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学;鸿富锦精密工业(深圳)有限公司,未经清华大学;鸿富锦精密工业(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710476065.7/,转载请声明来源钻瓜专利网。
- 上一篇:薄膜晶体管的制备方法
- 下一篇:半导体结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造