[发明专利]用于非源同步系统的调谐电路系统和操作有效
申请号: | 201710492097.6 | 申请日: | 2017-06-26 |
公开(公告)号: | CN107844445B | 公开(公告)日: | 2020-11-24 |
发明(设计)人: | K·达士那么西;S·M·斯拉加迪恩;J·纳拉达什;B·欧德达拉;Y·平托;R·索玛桑达拉姆;A·沙玛 | 申请(专利权)人: | 闪迪技术有限公司 |
主分类号: | G06F13/40 | 分类号: | G06F13/40 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 徐东升;赵蓉民 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请公开一种非源同步系统,可以包括经由通信总线通信的时钟发送设备和时钟接收设备。时钟发送设备和时钟接收设备可以实行调谐操作,其中时钟接收设备在通信总线的一个或多个数据线上将一个或多个数据信号发送到时钟发送设备。时钟发送设备可以基于一个或多个数据信号,将时钟发送设备的内部时钟信号延迟一定量。然后,时钟发送设备可以基于调谐操作,实行从时钟接收设备接收的数据信号的采样。可以根据SDR或DDR实行调谐操作,并且因此允许不使用数据选通的系统以最佳采样进行SDR或DDR通信。 | ||
搜索关键词: | 用于 同步 系统 调谐 电路 操作 | ||
【主权项】:
一种时钟发送设备,包括:时钟发生器,所述时钟发生器经配置用于生成内部时钟信号;输入/输出电路系统,所述输入/输出电路系统经配置用于:基于所述内部时钟信号生成主机时钟信号,并且将所述主机时钟信号发送到时钟接收设备;从所述时钟接收设备接收第一数据信号,所述第一数据信号基于所述主机时钟信号生成;时钟延迟电路系统,所述时钟延迟电路系统经配置用于将所述内部时钟信号与所述第一数据信号边沿对齐,以生成边沿对齐的时钟信号;以及采样电路系统,所述采样电路系统经配置用于基于所述边沿对齐的时钟信号,对从所述时钟接收设备接收的第二数据信号进行采样。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于闪迪技术有限公司,未经闪迪技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710492097.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种硬盘执行应用代码的方法及装置
- 下一篇:基于视觉相似性的字体替换