[发明专利]一种基于4位相邻和3位突发纠错码的SRAM存储器抗辐射加固方法及存储器系统

摘要

本发明涉及抗辐射加固电路领域，具体涉及一种基于4位相邻和3位突发纠错码的SRAM存储器抗辐射加固方法及存储器系统，本发明为了解决现有技术的编码电路复杂、难以保证存储器可靠性的缺点，而提出一种基于4位相邻和3位突发纠错码的SRAM存储器加固方法及存储器系统。首先规定设计规则，然后基于传统的递归回溯算法，开发了具有权重限制功能和搜索状态记忆的新算法来查找符合这些规则的编码的矩阵。利用该算法找到了16、32和64位数据位的四位相邻纠错码的矩阵。最后根据提出的编码矩阵利用硬件描述语言实现编码器与解码器电路，完成对存储器的加固设计。本发明中的编码在实现纠正能力扩展的同时具有中等面积和延迟开销。本发明适用于SRAM存储器的加固。

主权项

一种基于4位相邻和3位突发纠错码的SRAM存储器抗辐射加固方法，其特征在于，包括：步骤一、构建维度(n‑k)×(n‑k)的单位矩阵作为初始矩阵H；步骤二、从2n‑k‑1种待选列中选择列向量添加到初始矩阵H的右侧；步骤三、将新添加的列与初始矩阵H中所有列向量进行错误模式计算，得到校正子；步骤四、判断所述校正子是否在校正子集中；若否，则将初始矩阵H与新添加的列共同作为新的初始矩阵；若是，则从2n‑k‑1种待选列中重新选择一个未选择过的列向量进行添加；若从2n‑k‑1种待选列中所有的列都在校正子集中，则将上一次成功添加的列和与其对应的校正子分别从H矩阵和校正子集中除去，然后执行步骤二；直到矩阵H满足预设的维度，并将满足预设维度的矩阵作为目标矩阵进行输出。步骤五、将与SRAM存储器连接的编码器和译码器所基于的奇偶校验矩阵设置为目标矩阵，以实现加固。