[发明专利]用于确定处理器操作的方法及装置有效
| 申请号： | 201710523304.X | 申请日： | 2017-06-30 |
| 公开（公告）号： | CN109213526B | 公开（公告）日： | 2020-03-03 |
| 发明（设计）人： | 刘雷波;罗奥;尹首一;魏少军 | 申请（专利权）人： | 清华大学 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 王天尧;贾磊 |
| 地址： | 10008*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于确定处理器操作的方法及装置。该方法包括：获取目标运行过程起点处高速缓存中的缓存记录C1、目标运行过程中处理器与存储器之间的访存操作信息S以及目标运行过程终点处高速缓存中的缓存记录C2，其中访存操作信息S包括读操作信息R1以及写操作信息W1；根据缓存记录C1、访存操作信息S以及缓存记录C2，生成处理器在目标运行过程中的输入信息参考序列R以及输出信息参考序列W。本发明实施例能够有效地消除处理器缓存的“缓冲作用”对于获得处理器的访存操作的影响，为处理器安全检测过程中有效获得处理器的访存操作提供了一种解决方案。 | ||
| 搜索关键词： | 用于 确定 处理器 操作 方法 装置 | ||
【主权项】：
1.一种用于确定处理器操作的方法，其特征在于，所述方法包括：获取目标运行过程起点处高速缓存中的缓存记录C1、所述目标运行过程中处理器与存储器之间的访存操作信息S以及所述目标运行过程终点处高速缓存中的缓存记录C2，其中所述访存操作信息S包括读操作信息R1以及写操作信息W1；根据所述缓存记录C1、所述访存操作信息S以及所述缓存记录C2，生成所述处理器在所述目标运行过程中的输入信息参考序列R以及输出信息参考序列W。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710523304.X/，转载请声明来源钻瓜专利网。
- 上一篇：具有快捷起始指令的流式传输引擎
- 下一篇：具有重叠执行的流处理器
