[发明专利]一种基于异步数据通路的密码芯片

摘要

本发明公开了一种基于异步数据通路的密码芯片，包括一级模块RSA_moudle，二级模块LR_moudle和PRO_moudle，三级模块Montgeory_moudle。消去时钟信号，这样将会提高运行速度，最终提高解密难度。本发明采用异步控制代替系统时钟实现RSA密码芯片，防止了差分能量攻击DPA，提高了加密的速度以及解密的难度。

主权项

一种基于异步数据通路的密码芯片，其特征在于，包括一级模块RSA_moudle，二级模块LR_moudle和PRO_moudle，三级模块Montgeory_moudle；所述三级模块Montgeory_moudle采用CIOS硬件，微流水控制部分由For_0_fire，For_0_fire模块和模块间的一些缓冲衔接click模块；For_0_fire模块中还内嵌For_1_fire，For_1_fire，Modr_fire，/R_fire和一些缓冲衔接click模块，计数器count1配合判断电路JC控制for循环的计数的次数，配合3个D触发器退出for循环；For_1_fire微流水控制模块中，计数器count0配合判断电路JC控制for循环的计数的次数，配合3个D触发器退出for循环；Modr_fire中由clik模块和D触发器控制Modr模块的时序；For_2_fire微流水控制模块中，计数器count0配合判断电路JC控制for循环的计数的次数，配合3个D触发器退出for循环；/R_fire内部由clik模块和D触发器控制Modr模块的时序；For_3_fire微流水控制模块中，计数器count0配合判断电路JC控制for循环的计数的次数，配合3个D触发器退出for循环；电路所需的功能模块包括以下硬件：mux_mul：64bit的3路数据选择器，使用两个作为乘法器的选择输入；使用两个作为64bit加法器的选择输入；Mux_C：64bit的6路数据选择器，使用1个作为进bit进bit寄存器的选择输入；Mux_add128：128bit的5路数据选择器，使用2个作为128bit加法器的选择输入；Mux_shiftt：64bit的7路数据选择器，使用1个作移bit寄存器T的选择输入；ADD_6：64bit超前进bit加法器；ADD_128：128bit超前进bit加法器；mul_64：64bit乘法器；Count：7bit输出计数器，使用9个，分别用于记录计算的次数；Shift_a：1023bit移bit寄存器，1023bit输入，64bit输出，操作输入数in_a；Shift_b：1023bit移bit寄存器，1023bit输入，64bit输出，操作输入数in_b；Shift_n,：1023bit移bit寄存器，1023bit输入，64bit输出，操作输入数N；Shift_n0：1023bit移bit寄存器，1023bit输入，64输出,操作输入数N；Shift_s0：1023bit移bit寄存器，1023bit输入，64bit输出,操作输入数N；Shift_s1：1023bit移bit寄存器，1023bit输入，64bit输出,操作缓冲数T；Shift_s2：1023bit移bit寄存器，1023bit输入，64bit输出,操作缓冲数T；Shift_abmodn：1023bit移bit寄存器，1023bit输入，64bit输出,操作输出数abmodn；Shift_t：1151bit移bit寄存器，64bit输入，1151bit输出用中间结果暂存；二级LR_moudle模块的微流水控制内部，Ready_fire为Click0～Click20，For_fire为Click21～Click31，out_fire为Click32～Click36，包括以下硬件：Mux_abr‑1modn：1024bit的4路数据选择器，使用两个作为ABR‑1modn的选择输入使用两个作为64bit加法器的选择输入；Mux_buf：1024bit的2路数据选择器，使用2个作为Reg_a和Reg_b的选择输入；Reg_a：1024bit移位寄存器，用来储存ABR‑1modn模块输出的中间值；Reg_b：1024bit移位寄存器，用来储存ABR‑1modn模块输出的中间值；Count：8bit输出计数器，使用9个，分别用于记录计算的次数；Shift_e：1024bit位移位寄存器，1024bit输入，1bit输出，操作输入数e。