[发明专利]图案化方法有效
申请号: | 201710537322.3 | 申请日: | 2017-07-04 |
公开(公告)号: | CN109216167B | 公开(公告)日: | 2020-08-11 |
发明(设计)人: | 张峰溢;李甫哲;郭明峰;蔡建成 | 申请(专利权)人: | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
主分类号: | H01L21/033 | 分类号: | H01L21/033 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种图案化方法,其利用存储阵列区内及周边区内具有不同的图案密度,所产生的蚀刻负载效应,而能够在各向异性蚀刻存储阵列区内的第一硬掩模层时,周边区内的第一硬掩模层不需覆盖住。 | ||
搜索关键词: | 图案 方法 | ||
【主权项】:
1.一种图案化方法,包含:提供一基底,其上设有一底层、一第一硬掩模层,设于该底层上、一第二硬掩模层,及一轴心形成层,设于该第二硬掩模层上;进行一光刻及蚀刻制作工艺,在一存储阵列区内的该第二硬掩模层上,将该轴心形成层图案化成多个轴心图案,具有一第一间距,并将该轴心形成层从一周边区去除;在该存储阵列区内的该多个轴心图案上及该周边区内的该第二硬掩模层上,沉积一间隙壁材料层;各向异性蚀刻该间隙壁材料层,如此在该多个轴心图案的侧壁上形成多个间隙壁;去除该多个轴心图案,于该存储阵列区内留下该多个间隙壁,具有一第二间距;以该多个间隙壁做为一蚀刻掩模,各向异性蚀刻该存储阵列区内的该第二硬掩模层及该周边区内的该第二硬掩模层,如此于该存储阵列区内形成一图案化第二硬掩模层;以及以该图案化的第二硬掩模层做为一蚀刻硬掩模,各向异性蚀刻该存储阵列区内的该第一硬掩模层及该周边区内的该第一硬掩模层,如此于该存储阵列区内形成一图案化的第一硬掩模层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710537322.3/,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置及其形成方法
- 下一篇:图案化方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造